完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 趙家佐 | en_US |
dc.contributor.author | Chao Mango Chia-Tso | en_US |
dc.date.accessioned | 2014-12-13T10:28:29Z | - |
dc.date.available | 2014-12-13T10:28:29Z | - |
dc.date.issued | 2007 | en_US |
dc.identifier.govdoc | NSC96-2221-E009-233 | zh_TW |
dc.identifier.uri | http://hdl.handle.net/11536/88361 | - |
dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=1462816&docId=262107 | en_US |
dc.description.abstract | 在輸入圖樣壓縮(input-stimulus compression)被廣泛研究之後,測試回應壓密 (test-response compaction)技術逐漸變成掃瞄測試中,測試資料縮減的瓶頸。測試回應壓密 中最主要的障礙,是在於處理模擬結果中的未知值。在本計畫中,我們提出了一個混合式、 可容忍未知值的壓密系統,此系統中包含了一個空間壓密器,以及一個阻擋未知值的多重輸 入位移暫存器(MISR: Multiple-Input-Signature-Register)。首先,此混合壓密系統是獨立於自 動測試圖樣產生器(ATPG)之外的,任合自動測試圖樣產生器所產生之測試集合都可以當 做此混合壓密系統之輸入。其次,此混合壓密系統可以保證,其目標錯誤模型的覆蓋範圍會 跟沒有壓密之前一樣。再者,此混合壓密系統可以由使用者任意調整其測試回應所被觀察到 之比率,進而使得未被模型化錯誤之覆蓋範圍可以受到控制。為了要決定多少比率之測試 回應該被觀察到,本計畫亦將研發一個具體量化的方法,來求出應被觀察比率之最低門檻, 並保證未被模型化錯誤之覆蓋範圍在一可接受之值以上。最後,一個依據此混合壓密系統所 設計之偵錯辦法將會被提出。本計畫亦會實做一系列之實驗,來證明此混合壓密系統之有 效性,不論在壓縮比率、額外面積負擔、各類模型化錯誤之覆蓋範圍、以及偵錯之解析度, 都會和只用空間壓密器或只用阻擋未知值的多重輸入位移暫存器做比較。 | zh_TW |
dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.title | 混合式測試回應壓密-結合空間壓密器與未知值阻擋多重輸入位移儲存 | zh_TW |
dc.title | A Hybrid Test-Response Compaction Combining a Space Compactor and an Unknown-Blocking MISR | en_US |
dc.type | Plan | en_US |
dc.contributor.department | 國立交通大學電子工程學系及電子研究所 | zh_TW |
顯示於類別: | 研究計畫 |