具有金屬閘極與高介電係數閘極介電層之奈米元件之製作與特性探討

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	黃調元	en_US
dc.contributor.author	TIAO-YUANHUANG	en_US
dc.date.accessioned	2014-12-13T10:30:42Z	-
dc.date.available	2014-12-13T10:30:42Z	-
dc.date.issued	2005	en_US
dc.identifier.govdoc	NSC94-2215-E009-068	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/90381	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=1144014&docId=219414	en_US
dc.description.abstract	在本計畫中，我們將研製發展金屬閘/高介電閘極介電層的奈米CMOS 元件技術。計劃中預定使用完全(或部份)金屬矽化閘極和其他不同金屬閘極，沉積於一具有高介電係數閘極介電層之上，該高介電係數閘極介電層則以ALCVD 或MOCVD 來製備。元件的分析透過pulsed IV(單一脈衝 IdVg)量測技術，可以量測到使用傳統量測方法所無法分析的快速缺陷特性，藉此我們可以研究在高介電係數閘極介電層 (HfO2、HfON、HfSiO、HfSiON…等)中快速暫態捕捉與釋放電荷的特性。此外，我們也將探討使用多晶矽於高介電係數介電層所遭遇到的最大問題，即費米能階鎖住，同時探討此效應於使用不同金屬閘極時，對金屬功函數改變的影響，以及對元件可靠度上電壓溫度不穩定性(NBTI 與PBTI)之影響。透過實驗結果的特性與分析，預期能夠建立一套理論模型來預測元件的生命週期與可能改善之道，同時，可以從本次計畫中獲得的知識，提供下一世代先端奈米元件的設計參考。	zh_TW
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	脈衝IV 量測	zh_TW
dc.subject	臨界電壓穩定性	zh_TW
dc.subject	費米能階鎖住	zh_TW
dc.subject	電壓溫度不穩定性	zh_TW
dc.subject	高介電係數閘極介電層	zh_TW
dc.subject	完全金屬矽化物閘極	zh_TW
dc.subject	金屬閘極	zh_TW
dc.title	具有金屬閘極與高介電係數閘極介電層之奈米元件之製作與特性探討	zh_TW
dc.title	Fabrication and Characterization of Nano-Devices with Metal/High-K Gate Stack	en_US
dc.type	Plan	en_US
dc.contributor.department	交通大學電子工程系	zh_TW
顯示於類別：	研究計畫

文件中的檔案：

942215E009068.PDF

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。