系統晶片之靜電防護元件模擬、電路模型與參數最佳化之研究(II)

Abstract

ESD 課題近來被廣泛研究，由於缺乏有效之CAD 模擬技術與完整SPICE 模 型，故在完整晶片發展上往往把設計分為兩部分，一為核心電路，另為ESD 保護 電路，各自完成後再結合成系統。無法有效率借助CAD 工具，必須投入許多的測 試結構與條件來找出問題與答案。結合之後的ESD 及核心電路亦因缺乏完整 SPICE 模型，而無法進行理論分析與模擬保護電路RLC 效應在高頻與類比設計的 影響，使得整合前之預估更形困難。穩健的數值模擬技術與完整等效電路模型之 研究與開發，是SOC ESD 設計工具上重要的課題之一。 本計畫為三年期(民93/8- 民96/7)計畫： 第一部分：元件電特性TCAD 模擬(第一年計畫，現正執行中) 第二部分：元件之SPICE 等效模型建立與參數萃取(本年度提案) 第三部分：積體電路靜電放電SPICE 模擬(第三年) 之第二年計畫。其研究重點在於SOC 模組與電路設計所需之CAD 技術、元件SPICE 等效模型建立以及自動參數萃取技術。 由於目前文獻記載之ESD 模型適用範圍不大且易遭遇SPICE 不收斂問題；研 究上，吾人從元件物理角度出發，配合所開發之高維度元件模擬技術，藉由ESD 晶片試製與量測，同時運用混合式基因演算法與數學分析，開發精簡兼具物理與 電路意義之ESD 等效電路同時萃取出相對應之最佳化參數組用於SPICE 電路模 擬。此研究方法論最近已經成功用於超薄氧化層奈米元件量子效應SPICE 模型建 立與應用。預期本研究逐步建立之各項模型及模擬技術，對於SOC 的模組再使 用、低功率估計、高頻設計等應用可有正面助益。