利用基於積分方程式之快速電磁解答器實現晶片導線之頻域及時域分析

Abstract

當積體電路設計進入深次微米及數十億赫玆的時代，導線分析逐漸顯現其重要性。由於 半導體元件體積縮小，導線寄生元件所造成的時間延遲遠大於邏輯閘所造成的延遲。此 外，當高速數位訊號包含更多的高頻成份時，訊號在導線上傳輸時將會遇到更多的振 鈴、反射、及串音等效應。為了正確分析晶片上導線的時域及頻域特性，本計畫將發展 基於電場積分方程式的先進電磁解答器以提取導線寄生元件及進行時序分析。其內容包 含針對多層結構的頻域電磁解答器及針對雙週期性結構的時域電磁解答器。兩者同時具 備快速計算阻抗矩陣的算法，並擁有圈與樹基底函數分解以穩定低頻運作下的電場積分 方程式。藉由兩種解答器的共同開發，程式可在頻域及時域相互驗證，對於各種不同的導線 結構亦能更有效地分析。此外，將發展頻域及時域電磁解答器與非線性時域電路模擬軟 體間的介面程式，以整合電磁及電路模擬。本計畫亦將利用此整合軟體探討數位訊號在實 際電路功能塊之導線上傳播的情形。