奈米CMOS元件量子效應與電荷傳輸模擬及電性與可靠性分析(I)

Abstract

奈米尺度（<50nm）CMOS 元件無論在元件物理與製程技術方面均將發生重 大改變。本計畫將針對奈米CMOS 元件內電荷傳輸（transport），量子效應以及 新製程技術進行一為期三年之研究。在理論方面，吾人將建立量子蒙地卡羅模擬 （quantum Monte Carlo simulation）以探討一維或二維電子在極短通道元件內之 傳輸效應（ballistic transport），並進而研究具有量子侷限效應元件（例如double gate CMOS，ultra-thin body SOI，FinFET 等）內之電子次能帶結構（sub-band）、 碰撞機制（scattering）及所呈現之電流特性、漏電流機制與可靠性物理。在實驗 量測方面，吾人將探討high-k（HfO2）與strained Si CMOS 兩個方向。對於high-k CMOS，重點在於研究HfO2 內電荷trapping／detrapping 所導致之可靠性議題， 吾人將進行各種電性量測，例如DC／AC stress、temperature stress、RTN、flicker noise 等，分析HfO2 內trap 之性質、密度、以及stress 下產生速率，並建立相關 之model。對於strained Si 元件，吾人將針對其電流特性（包括閘極與基極漏電 流）、雜訊、熱載子效應進行系列之研究。 本計畫最終之目的在於建立奈米尺度CMOS 元件正確之模擬方法，探討元 件因微縮或結構上量子效應對於元件電性之影響，並評估各種元件結構，製程技 術，對於未來CMOS 元件發展之方向。