針對晶片系統連接網路之驗證與自動合成之研究(II)

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	周景揚	en_US
dc.contributor.author	JOU JING-YANG	en_US
dc.date.accessioned	2014-12-13T10:32:53Z	-
dc.date.available	2014-12-13T10:32:53Z	-
dc.date.issued	2003	en_US
dc.identifier.govdoc	NSC92-2215-E009-033	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/91769	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=873468&docId=167334	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	針對晶片系統連接網路之驗證與自動合成之研究(II)	zh_TW
dc.title	The Study on Interconnection Verification and Synthesis for SoC (II)	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學電子工程學系	zh_TW
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。