完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 李崇仁 | en_US |
| dc.date.accessioned | 2014-12-13T10:33:28Z | - |
| dc.date.available | 2014-12-13T10:33:28Z | - |
| dc.date.issued | 2003 | en_US |
| dc.identifier.govdoc | NSC92-2220-E009-004 | zh_TW |
| dc.identifier.uri | http://hdl.handle.net/11536/92082 | - |
| dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=844248&docId=159990 | en_US |
| dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
| dc.language.iso | zh_TW | en_US |
| dc.title | 對以智財單元為基系統晶片設計之驗證測試與診斷技術開發研究---子計畫II：以智財單元為基系統晶片設計之測試與可測試設計技術研究 | zh_TW |
| dc.title | Testing and Design for Testability for IP-Based SoC Design | en_US |
| dc.type | Plan | en_US |
| dc.contributor.department | 國立交通大學電子工程學系 | zh_TW |
| 顯示於類別： | 研究計畫 | |
文件中的檔案：
若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。
