标题: | 微核心作业系统多处理机上系统软体之研制---子计画三:一个基于知识库技术的高效能平行编译器---在多处理机系统上一个支援执行时期平行化的编译器(II) A High Performance Parallelization Compiler Using Knowledge-Base Techniques---A Paralelizing Compiler with Run-Time Paralelization Supports for Multiprocessor Systems(II) |
作者: | 曾宪雄 TSENG SHIAN-SHYONG 交通大学资讯科学系 |
关键字: | 多处理机系统;平行编译器;执行时期平行化;回圈转换;侦测模组;执行模组;Multiprocessor system;Parallelizing compiler;Run-time parallelization;Loop transformation;Inspector;Executor |
公开日期: | 1998 |
摘要: | 在上一年计画中,我们制作出一个Source Program Behavior Analyzer的雏形即是Practical Parallel Loop Detector用来侦测程式中可以平行化的回圈。此一Analyzer采用我们于先前研究计画所制作出的K-Test作为Data DependenceTesting。接着我们使用专家系统的技术来解决平行编译器上回圈的排程问题。由于程式中回圈的特性不一,目前的方法中,没有一种能够很有效率的解决排程问题。因此,我们发展一个基于知识库的平行回圈排程系统(KPLS),依照回圈的特性和资讯加以分析,利用现有的排程演算法,推理一个最适合的排程法,使得排程后的回圈能在多处理机系统上有效的执行。我们在研究中发现,回圈在一程式中存在有大量的平行度,为了将此程式平行化,平行编译器利用静态资料相依性分析来获得回圈的平行度。然而,有些回圈则无法于编译时期取得资料相依性的资讯。例如,在稀疏矩阵计算上,阵列述语内通常包含了间接阵列或函式,便无法完成静态资料相依性分析。故便保守的将程式循序的执行,而牺牲了潜在的平行度。因此,在本计画中,我们将提出了一个两阶段(侦测阶段及执行阶段)的执行时期平行化方法于执行时期撷取出回圈中潜在的平行度。侦测阶段经由建立一DEF-USE表而决定出可平行执行的回圈轮替集合-波前,而此侦测阶段本身可以被完全的平行化而减少因决定波前所照成的额外负担。此外,我们仍然要持续的加强与改进Parallel LoopDetector与KPLS的功能,以期能达到我们预期的成果。以上的研究,将在我们已发展的可移植式平行编译(PFPC)中实际制作出来,提升编译器产生有效率的执行码。 |
官方说明文件#: | NSC87-2213-E009-023 |
URI: | http://hdl.handle.net/11536/94758 https://www.grb.gov.tw/search/planDetail?id=375300&docId=67572 |
显示于类别: | Research Plans |
文件中的档案:
If it is a zip file, please download the file and unzip it, then open index.html in a browser to view the full text content.