超大型積體電路測試與可測性設計課程發展---子計畫(I)：總論、組合測試、序向測試、設計通例

Date

Authors

Keywords

超大型積體電路設計 , 超大型積體電路測試 , 可測試性設計 , VLSI design , VLSI testing , Design for testability

URI

https://www.grb.gov.tw/search/planDetail?id=226400&docId=40714
https://ir.lib.nycu.edu.tw/handle/11536/96249

Collections

研究計畫;;Research Plans