細微平行度邏輯語言並行處理機之研究

Abstract

今年是本計畫的最後一年,於本年度中,我們 將承續上兩年之"細微平行度邏輯語言並行處 理器"研究計畫的結果,著手設計一套完整的 Prolog AND/OR細微度(fine-grained)平行系統.此系統 將包括符合Prolog特性的細微度平行執行模式, 和有效率之超純量及多線處理(Multi-threaded processing)架構.我們將以上一年度對超純量系統 SPS(Superscalar Prolog System)及Prolog多線平行處理系 統PUMTS(Parallel Unification Multi-Threaded System)的研 究為基礎,發展一套效能更佳的Prolog多線超純 量(Multi-threadedsuperscalar)平行系統.本計畫去年 完成之工作項目有:(1)Prolog超純量系統SPS( Superscalar Prolog System)之研究,包括:a.Prolog窗式暫存器檔案之設計;b.越過Procedure call界限之多重 暫存器窗平行執行機構;c.分歧指令(Branch instruction)動態執行預測機構之設計及效能分析 ;d.Prolog記憶體系統特性之研究;e.綜合以上成果 設計出之Prolog超純量平行系統SPS;(2)、Prolog多 線平行超純量系統PUMTS(Parallel Unification Multi-Threaded System)之研究,包括:a.Multi-Threaded Superscalar系統模型之建立;b.平行一致化(ParallelUnification)在PUMTS系統上執行模式之分析;c.PUMTS 系統效能評估.以上各項目內容將在計畫書研 究背景目的部分再加以詳細說明.在新一年度 的計畫中,我們擬整合SPS及PUMTS的特性及優點, 並加入Prolog之AND/OR平行執行模式將程式切割成 許多ANDthreads及OR threads.大量的threads將充分利 用硬體資源,達到極高的工作效能.另外,在高度 平行之執行情況下,系統需要大量的記憶體存 取動作.為增大記憶體頻寬,我們將研究可以提高記憶體平行存取量之方法.而為了降低threads 間的同步(synchronization)動作之額外負擔(overhead) ,我們也將在架構中考慮更好的同步機構.本計 畫在最後一年中,擬進行研究發展的重點如下: (1)、Prolog OR平行執行模式在多線超純量架構下 之研究,包括:a.OR Threads的切割;b.OR Thread在多線 架構下之平行執行模式設計;c.MTS架構OR模式下 計憶體系統之設計;d.多線超純量OR系統硬體架 構的設計;e.多線超純量OR平行系統之整體效能 評估.(2)、Prolog AND平行執行模式在多線超純量 架構下之研究,包括:a.AND Threads的切割;b.AND Thread在多線架構下之平行執行模式設計;c.MTS架 構AND模式下之同步機構研究;d.多線超純量AND系 統硬體架構的設計;e.多線超純量AND平行系統之 整體效能評估.(3)、多重快取(cache)記憶體系統 之設計:a. 多重快取記憶體機構之設計;b.多重資 料快取記憶體Coherence protocol的設計與驗證.我 們希望在本計畫結束時,能建立一個完整的Prolog細微度平行執行模式,對AND/OR多線處理在 Prolog超純量平行系統的應用作深入的研究、分 析與評估,並完成一個Prolog多線超純量架構設 計.