容錯ATM交換網路架構之研究與設計

Abstract

一個具有容錯能力的交換網路,能在網路發 生錯誤(Fault)時及時提供適當處理,以維持系統 之正常運作.因此容錯能力一直是交換網路設 計時的重要考慮因素之一.經過這些年的研究, Memory switch由於具有高效能價格比,因此成為被 廣泛考慮採用為未來非同步傳輸網路(ATM network )的交換組織.所以,本計畫擬以其作為研究對象 .Memory switch比較可能發生的錯誤有Stuck-at faults 和Interference faults.因為在Memory switch原始的設計 中,採用緩衝器共享(Shared buffer)的設計,因此當 發生一個錯誤時,如果不幸的造成地址欄位出 錯,將使得鏈結串列(Linked list)的資料結構錯亂, 很可能會嚴重地破壞其功能,進而癱瘓整個交 換系統.本計畫的目標即是探討Memory switch可能發生的錯誤模型(Fault model),並設計一套有效且 有高效率的偵測技術使系統能夠適時反應.當 檢測出錯誤時,系統可立即調派熱機等候(Hot stand-by)的備用系統取代出錯的系統.然而這可能會產生資料不一致Data inconsistency)的問題.原 因是Memoryswitch的設計是將Ce11儲存在交換系統 內部,此和其他將封包放在輸入端或輸出端的 交換系統的作法不同.解決的辦法之一是採用 多個備用系統,如此一來,便可降低因為交換系 統出錯而導致的Cell遺失或重複的機率.本計畫 也將研究備用系統個數與容錯能力及系統效能 間的關係.