次微米MOS元件在非熱平衡下含氧化層傷害之熱電子閘極電流模式

Abstract

現今VLSI及ULSI MOSFET設計上,熱載子注入所引 起元件的退化為主要重點之一.因為熱載子注 入會產生閘極電流,以及在Si與Oxide界面間衍生 出氧化層傷害(Oxide trapped charges, Interfacetrap generation).一方面,它會影響到電晶體長期使用 的可靠性;另外一方面,它卻又提供了特殊元件( 如EPROM)應用的發展.在傳統的電腦輔助設計上, 對於上述效應所引起之退化機制,一般是採用 燒機測試以評估元件使用壽命.然而這種方法, 有其使用上的缺陷,因為這種程續無法定量表 示出隱含在元件長期使用下有關可靠性的問題 .因此將Oxide trapped charge與Interface trap generation 納入考慮,推導出二維閘極電流模式,成為一可 行的方式.本計畫中,我們首先將推導出閘極電 流模式,同時考慮到Oxide trapped charges與Interface trap generation的效應,將其Implement於二維元件模 擬器Minimos中,並考慮能量傳輸模式.然後再把二 維製程模擬器SUPREM與Minimos結合成一完整模擬系統,這一完整模擬系統是預估元件長期可靠 性不可或缺的工具.最後為了證實此一模擬系 統能夠正確預估閘極電流,我們將以電荷幫浦 法等實驗方法來加以驗證.進而追求能一致描 述閘極電流□Oxide trapped charges與Interface trap generation對應於熱載子的注入效應.預期本計畫 所推導出閘極電流模式,將可廣泛運用在目前 VLSI及ULSI次微米與深次微米MOSFET,EPROM等元件的 設計.