超純量處理機記憶體系統之研究

Abstract

本計畫之目標為針對超純量處理機(Superscalar Processor)以及其在平行處理架構之隱藏記憶體系 統,研究其處理的特色及效能;並就其中幾項關鍵 技術做深入的探討與設計.初步規劃以二年為整 個計畫之執行時間,希望在二年之後能提出各子項目研究所得的重要結果,並提出適合高效能超 純量處理機以及相關多處理系統(Multiprocessing Systems)所需之隱藏記憶體系統設計,以作為未來超 純量多線處理機(Multi-threadedSuperscalar Processors)及 超純量多處理機系統(SuperscalarMultiprocessor Systems) 等相關系統中隱藏記憶體子系統研究設計之參考 與依據.我們將依不同年度,對下列研究及設計的重點作 一完整且深入的探討:第一年度:ぇ超純量處理機系統之設計及效能分析模式之建 立本部份主要目的為設計一高效能之超純量處理機 系統,以作為相關研究之基礎.另外,為簡化效能評 估之工作,我們亦將建立一精確的超純量處理機 之效能分析模式(Analytic Model).え位址軌跡之分析與模式之建立本部分主要探討超純量處理機的記憶體位址軌跡 (AddressTraces)模式,以為設計資料隱藏記憶體(Data Cache)及指令隱藏記憶體(Instruction Cache)之參考.ぉ多重資料隱藏記憶體組態之設計