1. 目前位置：

完整後設資料紀錄
DC 欄位值語言
dc.contributor.author曾憲雄en_US
dc.contributor.authorTSENG SHIAN-SHYONGen_US
dc.date.accessioned2014-12-13T10:40:50Z-
dc.date.available2014-12-13T10:40:50Z-
dc.date.issued1993en_US
dc.identifier.govdocNSC82-0408-E009-285zh_TW
dc.identifier.urihttp://hdl.handle.net/11536/97868-
dc.identifier.urihttps://www.grb.gov.tw/search/planDetail?id=68819&docId=10203en_US
dc.description.abstract近年來,要從更新硬體邏輯技術來發展高速 電腦已愈來愈困難,而轉移方向朝平行處理的 方式來建構更快速的電腦系統.所以,研究多處 理機結構,多處理機作業系統以及平行編譯器 成了重要的工作.在本計畫中,包含三個部分.(1) 可延展性共用記憶體架構系統之研製:第一年 計畫中,我們利用VHDL建立了VHDL電腦輔助設計系 統環境,其中包含了VHDL模擬器□VHDL綜合□Test 綜合三部分.在第二年計畫中,將利用VHDL模擬器來完成Crossbar switch system的Gate-level製作.(2)多處 理機作業系統之研製:在第一年計畫中,我們研 讀了Mach 3.0作業系統,並且將它移植到Acerframe 3000MP多處理機系統上,同時也對處理機的配置 問題以及多線索計算做了深入的探討.而在第 二年的計畫,則在Acerframe 3000MP研製處理機配置 伺服器以及Fine-tuning排程伺服器.最後,改進系 統以達到最佳的績效.(3)平行編譯器的研製:在 第一年的計畫中,我們對Parafrase-II系統做深入 的研究,且研讀一些有關平行編譯器的技巧.包 含資料流分析□控制流分析□資料相依性分析 ,以及平行度的偵測.接下來第二年計畫,我們要 在Acer Altos 10000擁4顆i486 CPU的多處理機系統,研 製出適合的FORTRAN語言平行編譯器雛型系統.本 計畫的研究成果,對未來發展高性能計算機系 統在學術或技術上,都可提供重要的參考.zh_TW
dc.description.sponsorship行政院國家科學委員會zh_TW
dc.language.isozh_TWen_US
dc.subject高效能計算機系統zh_TW
dc.subject共享式記憶體zh_TW
dc.subject多處理機作業系統zh_TW
dc.subject平行編譯器zh_TW
dc.subject多處理機系統zh_TW
dc.subjectHigh-performance computer systemsen_US
dc.subjectShared memoryen_US
dc.subjectMultiprocessor operatingsystemen_US
dc.subjectParallel compileren_US
dc.subjectMultiprocessor systemen_US
dc.title高性能計算機系統之研製(II)zh_TW
dc.typePlanen_US
dc.contributor.department交通大學資訊科學研究所zh_TW
顯示於類別：研究計畫


相關內容
Loading...