細微平行度邏輯語言並行處理機之研究

Abstract

本計畫主要研究目標在於探討邏輯語言(Logic ProgrammingLanguage)Prolog的Fine Grain平行處理模式(所 謂的Fine Grain乃是以一個指令做為平行執行的基 本單元),並針對超純量處理(Superscalar Processing)之 架構,設計Prolog語言處理機.本計畫擬在三年內研 究提出有效率的系統架構和執行程序,並建立模 擬環境,以驗證評估之.第一年之研究方向有:�以RISC架構為基礎之Prolog處理器,其指令執行平 行度之分析Prolog語言特性上迥異於一般的程式語言,故我們 必須先對循序的Prolog碼作分析及實際模擬,了解 Prolog程式之Fine Grain平行度,以獲得最初之設計構 想及參考資料來進行下一步的設計.主要研究項 目有:ぇProlog目的碼基本區塊(Basic Block)之分析え指令平行執行能力之分析ぉ分歧指令之研究�一致化(Unification)平行性之考慮�Prolog語言之Fine Grain平行執行模式研究Prolog程式執行時有大量一致化動作和回溯( Backtracking)的特性,所以必須設計一個良好的執行 模式,以善用所有的平行性及功能單元( FunctionalUnit),達到Fine Grain平行處理的目標.我們將分別就兩個階段來著手:階段一:Fine Grain層次執行模式之研究ぇMultiple Functional Units之LISCP-□執行模式之研究え加入一致化平行處理執行模式之研究ぉ指令排序(Scheduling)的考慮階段二:整合傳統平行執行模式和Fine Grain平行執 行模式之研究(未完)ぇAND與Fine Grain平行執行模式えOR與Fine Grain平行執行模式第一年度之目標為評估設計Prolog Fine Grain機器之 可行性,以訂定第二年度之研究方向.而第二年度 將以第一年之研究結果為基礎,著手設計平行 Prolog機器之架構.其研究及設計項目有:�PPM(Parallel Prolog Fine Grain Machine)架構設計依照第一年定下之執行模式及記憶體系統的設計 ,著手PPM系統架構的設計.包括:ぇInstruction Fetch Unit及Predecoder Unit之設計.えReservation Station或Instruction Window之設計.ぉ個別功能單元(Functional Unit)之設計及規劃.�Register File或Register Window存取方式與架構之規 劃.�與記憶體系統之整合規劃.�Prolog記憶體系統(Memory system)特性之研究及設計Prolog程式執行時會大量使用到記憶體和暫存器, 而Fine Grain系統由於有多個功能單元同時執行,所 以對於記憶體頻寬(Bandwidth)的要求更高,為增大記 憶體頻寬,我們研究的項目包括:ぇ切割(Partitioned)記憶體系統之研究え詳細的記憶體系統之設計第三年度之研究工作包括以理論模式及實際模擬 來分析及評估PPM架構,並�髡言憫馱坏郎瘞鶡瞍�式之整合設計.其研究項目包括:�PPM架構之評估與分析ぇ理論模式之分析:利用Queuing Model和正規描述方 式來建立PPM系統模式,得到一些理論分析的結果.え利用PPM模擬器來實際模擬程式之執行狀況,模 擬結果並可和其他Prolog機器比較.�整合高階平行執行模式和現有之PPM執行模式: