标题: 平行運算電子設計自動化技術研究-子計畫四:設計變更平行最佳化( I )
Parallel Eco Optimization
作者: 江蕙如
Jiang Iris Hui-Ru
國立交通大學電子工程學系及電子研究所
关键字: 設計變更;備用元件;Engineering change order;technology remapping;spare cells
公开日期: 2011
摘要: 大部分的電子設計自動化問題的複雜度極高,倘若希望保持解的品質,不免會犧牲計算時間。近年來,因為平行架構的興起,許多困難的問題透過平行處理的方式都能成功被解決。因此,此計畫的目的是藉由平行化來解決複雜又困難的設計變更的問題。設計變更是廣泛應用在正常積體電路設計流程之外,針對規格功能以及效能做修正的程序。設計變更通常被分為兩種,功能上的設計變更被用來修正錯誤或修訂規格,而以效能考量的設計變更則致力於改進訊號的不完美,例如延遲。為了紓解產品上市時間的壓力以及節省光罩成本,利用事先灑入的備用元件,只需修訂金屬層光罩,即能達成即時的改變,設計變更已是每家設計廠商的必經流程。 設計變更處理的問題複雜度極高又缺乏自動化,因此這個計畫最終目標是利用平行化處理來加速並最佳化考慮金屬層的設計變更的方法。再進行平行化加速之前,必須有一個具備高度平行性的演算法,因此在第一年我們致力於發展同時施展功能與效能的設計變更平台,此平台將是平行化設計變更的基石,其中我們將選擇備用元件的步驟拆成可以獨立運作的動作,這個拆解將有助於未來平行化設計變更平台的發展。我們所發展的設計變更演算法發表在設計自動化會議(DAC2011),是文獻中最佳的設計變更合成器。
Metal-only ECO is prevalent at design houses to perform incremental design changes to resolve last found functional and/or timing failures. However, it is hard to perform mixed functional and timing changes manually. Prior endeavors focus on functional or timing ECO alone, but we observe that separating them may fail to fix all timing violations. Consequently, this paper presents the first work to perform simultaneous functional and timing ECO. We use an augmented bipartite graph to model both types of ECO. In addition, through comprehensive constant insertion and bridging, the functional capability of each spare cell is enhanced, thus facilitating spare cell selection. Experimental results show that our simultaneous functional and timing ECO engine can successfully resolve mixed functional and timing ECO that is unsolvable by the sequential scheme. Moreover, our engine outperforms the state-of-the-art works for timing ECO with a 117X speedup, and for functional ECO with 6–15% wirelength reductions. Our work is published at Design Automation Conference 2011 [17].
官方说明文件#: NSC100-2220-E009-047
URI: http://hdl.handle.net/11536/99534
https://www.grb.gov.tw/search/planDetail?id=2312281&docId=361504
显示于类别:Research Plans