Browsing by Author "SZE SIMON MIN"

Now showing 1 - 20 of 34

X-Ray及電子束(E-Beam)直接微影技術在多層導體連線上的應用研究(I)
(2004)
施敏
;
SZE SIMON MIN
;
交通大學電子工程系
當積體電路(IC)的功能性與複雜性不斷提高時，金屬導線的間距及金屬導線的長度也隨著變窄及增長，如此將造成嚴重的訊號傳輸延遲(RC delay)，進而降低整個積體電路的操作速度。為了解決這個問題，半導體製程技術開始利用銅金屬及低介電常數材料(low-k)的技術來取代傳統的鋁金屬及二氧化矽介電層，用以增進積體電路的操作效能。在IC 製程中，為了完成元件圖案的轉移，我們會先使用光阻(photoresist)來定義出佈局圖案，並在經過蝕刻製程後再將光阻去除。然而，此光阻剝除的製程卻會造成低介電薄膜特性的劣化。除此之外，隨著結構尺寸的微縮，光阻的剝除製程變得越來越困難，使得圖案轉移的步驟遭遇到極大的挑戰。為了克服此一問題，我們提出利用X-ray 及電子束(e-beam)曝光對低介電常數材料進行直接圖形化(direct patterning)技術。此外，當低介電常數材料與銅製程整合時，兩者間的交互作用也是一個值得探討的課題，因為傳統技術上使用的二氧化矽與銅金屬很容易產生交互作用，銅會擴散至氧化層中降低介電薄膜的品質。本計畫將針對此直接圖形化的技術進行研究：第一年，首先建立最佳的直接圖形化低介電常數材料的曝光參數。此外，銅金屬與經過X-ray 及e-beam 曝光後Low-k 介電薄膜的交互作用也將在這一年內進行研究。在第二年，將運用此技術進行製程整合上的探討，包括X-ray 及e-beam 曝光及在顯影后所造成的介電特性穩定與否、抗熱能力、電性可靠度以及與銅金屬化學機械研磨相容性..等等。除此之外，我們也將利用X-ray 與 e-beam 直接圖形化的技術製作銅導線的梳狀測試結構(comb structure)，並且進行共平面 (in plane)介電特性、銅導線的電子遷移率可靠性之探討。此外，我們也將製作高頻測試結構進行載子高頻傳輸行為的研究。藉由以上所提的方式深入並廣泛地評估直接圖形化技術在IC 製程應用上的可行性。
X-Ray及電子束(E-Beam)直接微影技術在多層導體連線上的應用研究(II)
(2005)
施敏
;
SZE SIMON MIN
;
交通大學電子工程系
以HVPE成長之氮化鎵單晶基板的攙雜研究
(1998)
施敏
;
SZE SIMON MIN
;
交通大學電子工程系
低介電常數材料應用在超大型積體電路上之研究(I)
(2000)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系
低介電常數材料應用在超大型積體電路上之研究(II)
(2001)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系
低介電常數材料與銅製程整合之研究(I)
(2000)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系
低介電常數材料與銅製程整合之研究(II)
(2001)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系
具奈米點之電阻式記憶體元件製作與物理機制研究
(2010)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
隨著浮停閘非揮發性記憶體的尺寸持續微縮之下，浮停閘記憶體的穿遂氧化層面臨到元件可靠度的問題。最主要是薄穿遂氧化層在多次的寫入與抹除之後，穿遂氧化層會產生漏電路徑，導致元件內儲存的電荷消失，使得記憶狀態發生錯誤。近年來，電阻式切換記憶體被學界與業界廣泛的研究，以期應用於非揮發性記憶體。有別於傳統的浮停閘元件，電阻式記憶體的結構主要由上電極/電阻轉態層 /下電極所構成，可利用電壓或者電流來改變轉態層內的阻值，且在電源移除後，仍然保留原來的電阻值，而達到非揮發性記憶體的功能。由於電阻式記憶體並沒有傳統元件穿遂氧化層微縮的問題，且電阻式記憶體具有操作電壓低、體積小與操作速度快等優點，被視為下世代非揮發性記憶體元件的主要選擇。本計畫將研究奈米點嵌入電阻式切換記憶體特性的影響，並探討記憶體的電阻轉態機制，藉由對機制的釐清，改善電阻式記憶體的記憶特性。計畫的第一年，我們將發展具有奈米點之電阻式記憶體的元件製程，並研究不同奈米點結構之電阻式記憶體，探討不同奈米點位置對於電阻轉換特性的影響，並且也將研究單層與多層奈米點的差別，分析多層奈米點是否能進一步改善電阻轉換特性的均勻度。第二年，我們將針對第一年所製作的奈米點嵌入式記憶體做完整的電性分析與物理機制探討。目前電阻式記憶體的物理機制與操作特性，尚未有明確的結果，這些原因都將影響電阻式記憶體的發展。在第二年中，我們將針對第一年所製作的記憶體元件，進行完整的電性量測，包含操作參數的萃取與記憶體特性的探討，並結合元件的計算與模擬進而推論電阻式記憶體轉態的完整物理機制，以及奈米點對電阻式記憶體造成影響的物理機制。為了更進一步釐清與驗證所提的機制，我們將研究電阻式記憶體在變溫條件下之電阻轉換特性，並且利用低溫(300K~4K)量測環境，排除因熱擾動所造成之效應，藉此研究其電阻轉換機制與溫度之關係，釐清元件的電流傳導機制，再比對我們提出的模型，如此細節的探討將有助於電阻式記憶體的電阻轉換物理機制釐清，並建立正確之物理機制模型。
具奈米點之電阻式記憶體元件製作與物理機制研究
(2011)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
隨著浮停閘非揮發性記憶體的尺寸持續微縮之下，浮停閘記憶體的穿遂氧化層面臨到元件可靠度的問題。最主要是薄穿遂氧化層在多次的寫入與抹除之後，穿遂氧化層會產生漏電路徑，導致元件內儲存的電荷消失，使得記憶狀態發生錯誤。近年來，電阻式切換記憶體被學界與業界廣泛的研究，以期應用於非揮發性記憶體。有別於傳統的浮停閘元件，電阻式記憶體的結構主要由上電極/電阻轉態層 /下電極所構成，可利用電壓或者電流來改變轉態層內的阻值，且在電源移除後，仍然保留原來的電阻值，而達到非揮發性記憶體的功能。由於電阻式記憶體並沒有傳統元件穿遂氧化層微縮的問題，且電阻式記憶體具有操作電壓低、體積小與操作速度快等優點，被視為下世代非揮發性記憶體元件的主要選擇。本計畫將研究奈米點嵌入電阻式切換記憶體特性的影響，並探討記憶體的電阻轉態機制，藉由對機制的釐清，改善電阻式記憶體的記憶特性。計畫的第一年，我們將發展具有奈米點之電阻式記憶體的元件製程，並研究不同奈米點結構之電阻式記憶體，探討不同奈米點位置對於電阻轉換特性的影響，並且也將研究單層與多層奈米點的差別，分析多層奈米點是否能進一步改善電阻轉換特性的均勻度。第二年，我們將針對第一年所製作的奈米點嵌入式記憶體做完整的電性分析與物理機制探討。目前電阻式記憶體的物理機制與操作特性，尚未有明確的結果，這些原因都將影響電阻式記憶體的發展。在第二年中，我們將針對第一年所製作的記憶體元件，進行完整的電性量測，包含操作參數的萃取與記憶體特性的探討，並結合元件的計算與模擬進而推論電阻式記憶體轉態的完整物理機制，以及奈米點對電阻式記憶體造成影響的物理機制。為了更進一步釐清與驗證所提的機制，我們將研究電阻式記憶體在變溫條件下之電阻轉換特性，並且利用低溫(300K~4K)量測環境，排除因熱擾動所造成之效應，藉此研究其電阻轉換機制與溫度之關係，釐清元件的電流傳導機制，再比對我們提出的模型，如此細節的探討將有助於電阻式記憶體的電阻轉換物理機制釐清，並建立正確之物理機制模型。
具有低介電常數阻障介電薄膜製程整合之研究(I)
(2002)
施敏
;
SZE SIMON MIN
;
交通大學電子工程系
具有低介電常數阻障介電薄膜製程整合之研究(II)
(2003)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系
前瞻新結構電阻式記憶體元件之製作( I )
(2012)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
電阻式記憶體(RRAM)為目前最具發展潛力的非揮發性記憶體，其擁有極低的操作電壓、極短的寫入抹除時間及高度的元件可微縮性，極有機會取代NAND Flash及DRAM，成為下一世代的非揮發性記憶體。對於filament導通為基礎的RRAM而言，目前研究指出不穩定導通路徑的filament造成電阻切換變異，而轉換層的氧元素的散逸可能會造成耐操度、阻值差異，所以我們想以引入新結構的方式來達到抑制上述兩者的缺點，進而增進電阻式記憶體元件之阻態切換的穩定性(stability of operation)、耐操度(endurance)，元件間的均勻性(uniformity)、並藉此新結構的方式釐清其RRAM相關的物理機制。研究內容將分成兩部份：(Ⅰ)延伸電極結構、(Ⅱ)氧控制層結構，以及上述項目之物理機制研究，研究架構如(圖一)所示。 (Ⅰ)延伸電極結構 (a)擴散電極:利用具擴散能力之金屬薄膜作為電極並透過電場將金屬離子驅入到介電層中，藉此形成延伸電極結構，以改善電阻式記憶體元件特性。並比較不同擴散金屬所形成的延伸電極結構之差異。 (b)誘發金屬絲:更進一步，利用摻入金屬路徑的方式，誘發形成金屬絲延伸傳導路徑。 (c)金屬擴散層:使用利於金屬擴散的材料，以提升金屬延伸結構的形成。 (Ⅱ)氧控制層結構 (a)氧離子吸附層:將電阻轉換反應界面上引入具氧吸附能力之元素，形成氧離子吸附層，改善電阻式記憶體操作特性，以提高介電層的電阻轉換特性與穩定度。 (b)多層控制:引入多層氧控制層的概念，更進一步提升氧離子的控制力。
前瞻新結構電阻式記憶體元件之製作(2/2)
(2013)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
前瞻電阻式記憶體元件之新結構與新應用研究( I )
(2014)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
前瞻電阻式記憶體元件之新結構與新應用研究( II )
(2015)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
化學機械研磨在氧化鋁及氮化鎵上的應用研究
(2000)
施敏
;
SZE SIMON MIN
;
交通大學電子工程系
國家奈米元件實驗室南區辦公室支援南部學界微機電系統研發
(2002)
施敏
;
SZE SIMON MIN
;
交通大學電子工程系
奈米點在非揮發性記憶體及矽半導體發光元件之研究
(2007)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
最近幾年，在奈米點(nano-dot)的應用發展與基礎上獲得相當大的突破。在非揮發性記憶體元件的應用上，使用奈米點做為載子儲存單元可以有效解決傳統上利用複晶矽浮停閘(floating gate)做為載子儲存單元之元件微縮問題。因為電荷僅儲存於分立的(distributed)奈米點中，若穿隧氧化層存在局部的漏電路徑，並不會導致電荷的全部流失，仍能維持記憶元件之功能。此外，也由於分立的儲存電荷亦能夠使的非揮發性記憶元件能夠利用特殊的操作方式在單一個元件之中儲存兩個以上的資訊，使得元件的儲存能容量加倍，因此在各地引起廣泛的研究與討論。另一方面，利用」電」來當作訊號的傳輸的方式在不久的將來將面臨到整體元件性能的限制而無法符合整體應用的要求，因此利用」光」的傳輸方式來傳遞訊號的概念越來愈受到重視。最近有人利用矽奈米點內與鄰近的稀土元素離子耦合的效的效應，由激發電子電洞對的能量傳遞給稀土元素離子產生複合效應而使離子的能量由基態遷移至第一激發態，而達到小型的光學放大的效應。此方式使得利用較便宜的矽基板來製作發光元件成為可能。本計劃主要的目標有兩項：(Ⅰ)非揮發性奈米點記憶體以及(Ⅱ)奈米點發光元件的相關研究。，第一年將針對於半導體、半導體氧化物奈米點之製作研究，藉由元素間不同的熱氧化析出特性製作出半導體奈米點(Si、Ge 等)，氧化物奈米點(GeOx,.等)作為奈米點電荷儲存單元，並利用各種不同之介電薄膜包覆奈米點以電性分析、材料分析等探討並比較各種不同製程間的差異，來獲得最佳的製程條件。另外，建立深能階暫態頻譜(DLTS)量測平台，以分析奈米點與介電薄膜的缺陷效應；本計畫的第二年將著重於金屬奈米點應用於非揮發性奈米點記憶體元件上與奈米點發光元件的開發。關於奈米點記憶體元件方面，我們將製作不同的金屬奈米點(Ni、Co 等)以及各種的介電層薄膜，分析並調整奈米點記憶元件使其最佳化。而在奈米點發光元件方面，利用奈米點與稀土元素的作用而產生發光的效應，將稀土元素摻雜於不同奈米點與絕緣層組成的發光層內，利用光學分析、DLTS 量測等，研究發光層之發光效率及光譜特性圖。最後由DLTS 分析其缺陷對奈米點在光學上以及記憶方面的效應，並結合上一年的研究結果，建立一完整的奈米元件資料庫。
奈米點在非揮發性記憶體及矽半導體發光元件之研究
(2006)
施敏
;
SZE SIMON MIN
;
交通大學電子工程系
最近幾年，在奈米點(nano-dot)的應用發展與基礎上獲得相當大的突破。在非揮發性記憶體元件的應用上，使用奈米點做為載子儲存單元可以有效解決傳統上利用複晶矽浮停閘(floating gate)做為載子儲存單元之元件微縮問題。因為電荷僅儲存於分立的(distributed)奈米點中，若穿隧氧化層存在局部的漏電路徑，並不會導致電荷的全部流失，仍能維持記憶元件之功能。此外，也由於分立的儲存電荷亦能夠使的非揮發性記憶元件能夠利用特殊的操作方式在單一個元件之中儲存兩個以上的資訊，使得元件的儲存能容量加倍，因此在各地引起廣泛的研究與討論。另一方面，利用」電」來當作訊號的傳輸的方式在不久的將來將面臨到整體元件性能的限制而無法符合整體應用的要求，因此利用」光」的傳輸方式來傳遞訊號的概念越來愈受到重視。最近有人利用矽奈米點內與鄰近的稀土元素離子耦合的效的效應，由激發電子電洞對的能量傳遞給稀土元素離子產生複合效應而使離子的能量由基態遷移至第一激發態，而達到小型的光學放大的效應。此方式使得利用較便宜的矽基板來製作發光元件成為可能。本計劃主要的目標有兩項：(Ⅰ)非揮發性奈米點記憶體以及(Ⅱ)奈米點發光元件的相關研究。，第一年將針對於半導體、半導體氧化物奈米點之製作研究，藉由元素間不同的熱氧化析出特性製作出半導體奈米點(Si、Ge 等)，氧化物奈米點(GeOx,.等)作為奈米點電荷儲存單元，並利用各種不同之介電薄膜包覆奈米點以電性分析、材料分析等探討並比較各種不同製程間的差異，來獲得最佳的製程條件。另外，建立深能階暫態頻譜(DLTS)量測平台，以分析奈米點與介電薄膜的缺陷效應；本計畫的第二年將著重於金屬奈米點應用於非揮發性奈米點記憶體元件上與奈米點發光元件的開發。關於奈米點記憶體元件方面，我們將製作不同的金屬奈米點(Ni、Co 等)以及各種的介電層薄膜，分析並調整奈米點記憶元件使其最佳化。而在奈米點發光元件方面，利用奈米點與稀土元素的作用而產生發光的效應，將稀土元素摻雜於不同奈米點與絕緣層組成的發光層內，利用光學分析、DLTS 量測等，研究發光層之發光效率及光譜特性圖。最後由DLTS 分析其缺陷對奈米點在光學上以及記憶方面的效應，並結合上一年的研究結果，建立一完整的奈米元件資料庫。
奈米點記憶體元件之製作與物理機制研究(I)
(2008)
施敏
;
SZE SIMON MIN
;
國立交通大學電子工程學系及電子研究所
傳統非揮發性記憶體的基本構成單元主要是由多晶矽(poly-Si)浮閘(floating gate)元件所構成，為了使得非揮發性記憶體元件有更高操作速度，包覆多晶矽的氧化層需要向下微縮。然而，這使得多晶矽層內所儲存的電子更容易遺失，導致記憶特性的消失。為了同時達到高速操作以及長久記憶特性的要求，具有分離式與高密度儲存中心的奈米點記憶體被提出為解決的方法。奈米點記憶體除了能同時達到非揮發性與高速及低能損操作的要求之外，同時奈米點記憶體的製程與現有之半導體製程完全相容，而被視為下世代非揮發性記憶體。透過金屬奈米點本身具的高度儲存狀態(density of state)以及強耦合能力，可使得奈米點記憶體能在小電壓操作下即可獲得能夠邏輯電路辦別之記憶準位，而達到高速操作的特性。此外若取代傳統包覆奈米點的氧化矽材料為高介電材料，能夠產生更強的耦合能力以達到更高的記憶體元件操作效率。本計畫主要的目標是非揮發性奈米點記憶體之製作與物理機制研究。第一年將針對金屬、金屬矽化物與磁性材料物奈米點結合高介電常數絕緣層之製作研究，此外，並建立DLTS 以及記憶體元件之模擬與量測分析技術。計畫的第一年將利用各種不同的金屬、金屬矽化物與磁性材料物質結合高介電常數之絕緣物質以製作出金屬性奈米點(W、 Mo、Co 與Ni 等)於高介電常數絕緣層中可有效的增加元件的操作效率。金屬性奈米點本身因具有高功函數以及強耦合能力，結合高介電常數物質絕緣層所具有之高介電常數特性進而改善電荷儲存的效率與分析奈米點儲存之物理特性。我們將利用半導體相關的低溫製程以形成奈米點，以期能應用於薄膜電晶體顯示器產品。後處理製程如氫電漿、氨電漿與超臨界處理等將研究以改善奈米點本身的穩定度與可靠度。除此之外，我們將利用DLTS 對載子的儲存機制進行深入的探討與研究，以期瞭解奈米點記憶體的儲存物理機制，進而改進奈米點記憶體的特性。第二年將針對元件結構改進之製作研究，並將驗證奈米點記憶體的技術於場效應電晶體以及薄膜電晶體。我們將利用第一年的研究成果，對記憶體元件結構改進，如多層奈米點等之研究以提升奈米點記憶體元件的儲存能力並瞭解奈米點儲存之物理機制。最後，將奈米點與場效應電晶體以及薄膜電晶體整合，並針對各種寫入機制與記憶體特性作探討。本計畫著重於兩部分，一為奈米點記憶體結合高介電常數物質之元件的製作與後處理製程的影響，另一為奈米點記憶體之物理特性探討。利用量測電流電壓特性(IV)與電容電壓特性(CV)並搭配X-Ray 光電子能譜圖 (XPS)、二次離子質量頻譜(SIMS)與穿透式電子顯微鏡(TEM)等對所形成之奈米點做物性的探討。最後歸納奈米點記憶體元件的電特性與材料之間的關係，建立完整的奈米點記憶體元件資料庫與其物理機制。