1. 目前位置：

瀏覽 的方式： 作者 陳正

跳到： 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
或是輸入前幾個字：  
顯示 41 到 60 筆資料，總共 110 筆 < 上一頁   下一頁 >
公開日期標題作者
1997叢集系統上降低記憶體存取延遲方法的探討及模擬評估環境之研製巫嘉榮; Wu, Jia-Rong; 陳正; Cheng Chen; 資訊科學與工程研究所
1997可延伸多處理機系統架構設計之研究－總計畫(II)陳正; CHEN CHENG; 交通大學資訊工程研究所
1996可延伸性多處理機系統架構設計之研究---子計畫II：平行編譯技術及其環境之探討陳正; CHEN CHENG; 國立交通大學資訊工程研究所
1996可延伸性多處理機系統架構設計之研究---子計畫I：可延伸性多處理機架構模擬評估環境之研製陳正; CHEN CHENG; 國立交通大學資訊工程學系
1998可延伸性多處理機系統架構設計之研究---子計畫一：可延伸性多處理機架構模擬評估環境之研製及相關平行化編譯技術之探討(III)陳正; CHEN CHENG; 交通大學資訊工程系
1997可延伸性多處理機系統架構設計之研究---子計畫四：可延伸性多處理機架構模擬評估環境之研製與相關平行化編譯技術之探討(II)陳正; CHEN CHENG; 交通大學資訊工程研究所
1996可延伸性多處理機系統架構設計之研究---總計畫(I)陳正; CHEN CHENG; 國立交通大學資訊工程學系
1998可延伸性多處理機系統架構設計之研究---總計畫(III)陳正; CHEN CHENG; 交通大學資訊工程系
1989向量計算機多工處理之相依性迴圈切割法則周益光; ZHOU,YI-GUANG; 鍾崇斌; 陳正; ZHONG,CHONG-BIN; CHEN,ZHENG; 資訊科學與工程研究所
1999在僅用快取記憶體多處理機系統中降低記憶體存取延遲方法的研究及其模擬評估環境之研製鍾藍茂; Chung Lan-Mao; 陳正; Chen Cheng; 資訊科學與工程研究所
1999在僅用快取記憶體多處理機系統中降低錯誤分享的影響和資料區塊取代的延遲的研究及其模擬評估環境之研製吳江龍; Jiang-Long Wu; 陳正; Cheng Chen; 資訊科學與工程研究所
2004在即時多處理器系統上之有效的動態排程演算法柳文斌; Wen-Pin Liu; 陳正; Cheng Chen; 資訊科學與工程研究所
2001在即時的多處理器SOC系統中考慮以基因的工作排程法來達到電量的最佳使用張雁翔; Yen Hsiang Chang; 陳正; Cheng Chen; 資訊科學與工程研究所
2003在即時系統中探討具有容錯能力的動態工作排程法陳正; CHEN CHENG; 國立交通大學資訊工程學系
2000在叢集式多處理機架構中有關提昇記憶體效能方法之研究陳正; CHEN CHENG; 交通大學資訊工程系
1995在多處理機系統中有關記憶體子系統設計之研究及其模擬評估環境之研製蘇仁斌; Su, Jen-Pin; 陳正; Cheng Chen; 資訊科學與工程研究所
2004在多重資料記憶體模組DSP架構下變數分割與指令排程方法之探討陳正; CHEN CHENG; 國立交通大學資訊工程學系
2006在數位訊號處理器架構下有效指令排程法之研究李宜軒; Yi-Hsuan Lee; 陳正; Cheng Chen; 資訊科學與工程研究所
2005在晶片多處理器系統下以減少快取衝突為目的之動態工作排程方法廖哲瑩; Cheyin Liao; 陳正; Cheng Chen; 資訊科學與工程研究所
2003在異質多處理器上針對即時系統具有容錯能力之動態排程演算法張明鈿; 陳正; 資訊科學與工程研究所
顯示 41 到 60 筆資料，總共 110 筆 < 上一頁   下一頁 >