微瓦級動態電壓與頻率調整之晶片匯流排設計

標題:	微瓦級動態電壓與頻率調整之晶片匯流排設計 The Design of .mu.W DVFS On-Chip Bus
作者:	蘇朝琴 SU CHAU-CHIN 國立交通大學電機與控制工程學系(所)
公開日期:	2009
官方說明文件#:	NSC98-2221-E009-137-MY2
URI:	http://hdl.handle.net/11536/101841 https://www.grb.gov.tw/search/planDetail?id=1906695&docId=316059
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。