標題: 適用於超寬頻通訊系統與新型感知通訊之射頻前端電路設計
CMOS-MEMS RF Front End Circuit Design for UWB Communication and New Cognitive Radio Communication
作者: 周復芳
JOU CHRISTINA FOH-FO
國立交通大學電信工程學系(所)
關鍵字: Cognitive Radio;MEMS Antenna;LNA;Mixer;Multi-band Synthesizer;UWB
公開日期: 2007
摘要: 寬頻系統是現在通訊系統的趨勢,本次為期三年的研究計畫將提出符合超寬頻(UWB)通訊與感知通訊(Cognitvie Radio)的射頻前端電路,分述如下。 一.超寬頻(UWB)系統為操作在3.1~10.6 GHz 的頻段中,即約有7.5 GHz 的頻寬。由於具有相當大的通道容量,所以UWB 在無線個人網路的應用上,能夠達到高速資料傳輸的需求(>100Mb/sec),因此這會是一個在應用上相當具有吸引力的通訊系統。在目前提出的超寬頻系統, 架構主要可分為: (a) DS-CDMA 和(b)MB-OFDM。其中MB-OFDM 的架構是將頻譜分成14 個次頻帶,而利用時間交錯方式輪流用多個次頻帶傳送符碼的主要優點,在於UWB 系統可以傳送同樣的平均功率並且瞬間處理頻寬較小(528 MHz),如此可以增加頻譜的使用彈性和其他無線通訊系統的相容性,並同時降低功率消耗及成本。所以MB-OFDM UWB將為本計劃所探討的架構。 二.另外,依據聯邦通訊委員會(FCC)[0-1],隨著時間與位置的變化,以分配的頻譜的使用率介於15%至85%之間,如圖0-1.隨著通訊服務的巨幅增加,現今有限的頻譜已經不敷使用.所以能夠更有效運用頻譜的感知通訊技術(cognitiv radio)[0-2],[0-3] ,在最近被提出以有效解決上述問題。 圖0-1 Spectrum utilization 此動態頻譜存取的技術(Dynamic Spectrum Access Networks),也就是感知通訊(cognitive radio),會透過異質網路(heterogeneous wireless architectures)與動態的頻譜存取技術來提供移動中的使用者(mobile users)很寬頻的服務.而所謂動態頻譜技術即是在不影響已分配頻段(licensed band)的使用者前提下,機會性的在此頻譜作存取的動作.如圖0-2所示,也就是在不同時間下,系統會在寬頻的頻譜內偵測到低使用率的頻段進行利用。 圖0-2 動態存取示意圖 由於感知通訊(cognitive radio)的收發機架構裡基頻( baseband )的電路架構與現在的收發基架構類似,所以其收發機重點在於前端電路的設計,因為前端電路須能在寬 頻下將操作頻段操作至任何所需要的頻譜位置.所以感知通訊(Cognitive Radio)的系統會需要寬頻低雜訊放大器與寬頻混波器。 第ㄧ年研究計畫:以0.18um CMOS製程設計多頻帶之頻率合成器(Multi-Band Frequency Synthesizer) 應用在MB-OFDM UWB傳輸架構的頻率合成器,必須具有非常快速的切換時間(<9.5ns),以及在3~10 GHz 附近都能有好的相位雜訊表現(<-86.5 dBc/Hz @ 1MHz) [1-1],所以傳統頻率合成器必須加以修改以符合此系統之需求。目前在已提出的架構中,頻率合成器的實現可分為三種形式: Type 1-利用多個頻率合成器並聯在一起,每個頻率合成器各自產生所需要的頻 率[1-2],[1-3]。 Type 2-利用一個包含多頻帶壓控震盪器的頻率合成器來產生每個頻帶需要的 頻率[1-4],[1-5]。 Type 3(第一年研究計畫提案:)-頻率合成器產生某一特定頻率後,再利用多個混波器和濾波器來產生各個頻率[1-6~1-9]。 由於Type1中的架構有著較高的面積和功率消耗,因此本計畫中將不考慮Type 1 這種架構,只對Type 2 和Type 3 分別進行探討分析其優缺點。 在Type 2 的架構下,頻率合成器幾乎可以用傳統的鎖相迴路來實現,不過 在壓控震盪器的部份必須能是多頻帶的輸出,而且為了達到9.5 ns 內的切換時 間,必須得有很高的參考頻率以及用到兩個鎖相迴路來提供夠快的鎖定時間。不 過這架構的最大優點在於不需要利用混波器來產生多頻帶輸出,可以節省面積和 功率,並且消除混波器產生的spurious noise。由於[1-4]中提出的架構依然有著功率消耗過大的問題,因此本實驗室對此缺點提出改良的架構,如Fig.0-3所示,並將發表在Progress in Electromagnetics Research Symposium( PIERS2007 ) [1-5]使得整個電路更能有效率利用每個block。 Figure.0-3 第ㄧ年的計畫中,基於在Type 3 的架構下,由頻率合成器產生一特定頻率後,再利用混波器和濾波器產生各個頻率,如Fig.0-4所示。由8448 MHz VCO 設計為起點,利用除二電路與混波器分別達成6336 MHz、4224 MHz 與2112 MHz 的頻率輸出,再經過Switch決定某一特定頻率輸出,而外加較低頻訊號(264 MHz、792 MHz、1320 MHz 與1848 MHz)也由另一Switch 決定另外一特定頻率輸出,最後經由混波器與High-pass filter 即可得到其中一個頻帶的LO 信號,Fig.0-5所示。此架構優點在於只需一個頻率合成器,即可達到全頻帶輸出,因此有更低的功率消耗。並且頻率切換時間只跟Switch 有關,在現今製程中的選擇器切換時間大都小於1 ns的情況下,此頻率合成器不會有來不及完成頻率切換的問題。
官方說明文件#: NSC96-2221-E009-011
URI: http://hdl.handle.net/11536/102909
https://www.grb.gov.tw/search/planDetail?id=1441934&docId=258364
顯示於類別:研究計畫


文件中的檔案:

  1. 962221E009011.PDF

若為 zip 檔案,請下載檔案解壓縮後,用瀏覽器開啟資料夾中的 index.html 瀏覽全文。