| 標題: | 單晶片系統驗證之核心技術開發---子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(III) Post-Layout Verification and Optimization Platform(III) |
| 作者: | 李毅郎 Li Yih-Lang 國立交通大學資訊工程學系(所) |
| 公開日期: | 2007 |
| 官方說明文件#: | NSC96-2220-E009-011 |
| URI: | http://hdl.handle.net/11536/102932 https://www.grb.gov.tw/search/planDetail?id=1463757&docId=262332 |
| Appears in Collections: | Research Plans |
