次50奈米Multiple-Gate SOI CMOS的特性分析與模式建立

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	蘇彬	en_US
dc.contributor.author	Su Pin	en_US
dc.date.accessioned	2014-12-13T10:51:54Z	-
dc.date.available	2014-12-13T10:51:54Z	-
dc.date.issued	2007	en_US
dc.identifier.govdoc	NSC95-2221-E009-327-MY2	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/102988	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=1641086&docId=280437	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	次50奈米Multiple-Gate SOI CMOS的特性分析與模式建立	zh_TW
dc.title	Investigation and Modeling of Sub-50 Nm Multiple-Gate SOI CMOS	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學電子工程學系及電子研究所	zh_TW
顯示於類別：	研究計畫