低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算回路

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	陸志豪	en_US
dc.contributor.author	廖▲彦▼欽	en_US
dc.contributor.author	李鎮宜	en_US
dc.contributor.author	張錫嘉	en_US
dc.contributor.author	許雅三	en_US
dc.date.accessioned	2014-12-16T06:16:23Z	-
dc.date.available	2014-12-16T06:16:23Z	-
dc.date.issued	2011-10-28	en_US
dc.identifier.govdoc	H03M013/19	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/105812	-
dc.language.iso	zh_TW	en_US
dc.title	低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算回路	zh_TW
dc.type	Patents	en_US
dc.citation.patentcountry	JPN	zh_TW
dc.citation.patentnumber	4852061	zh_TW
顯示於類別：	專利資料