無線通訊處理單元之場式可程閘陣列的實作

標題:	無線通訊處理單元之場式可程閘陣列的實作 FPGA implementation of Wireless Processing Unit
作者:	宋國華 Sung,Kuo-Hua 許騰尹 Hsu, Terng-Yin 資訊學院資訊學程
關鍵字:	時差平行併聯;精簡版WPU;管線化設計;效能最佳化的硬體描述語言;core generator;Wireless Processing Unit;Reconfigurable Memory;Reconfiguralbe Arithmetic Logic Unit
公開日期:	2015
摘要:	本論文說明如何以非常有限的FPGA資源,實作一個精簡版本的MIMO[1]-OFDM[2]系統的Wireless Processing Unit 平臺。在完整版本的MIMO-OFDM WPU 系統下，雖然不同的天線會使用到WPU 中相同的數位邏輯硬體資源及相似的無線訊號資料處理演算法，也可以使用軟體去改變或選擇執行流程，讓WPU中數位邏輯硬體的共用性達到最佳化，以因應不同的通訊規格. This thesis explains how to use a FPGA with very limited resources, building a reduced version of the MIMO-OFDM Wireless Processing Unit Platform.
URI:	http://140.113.39.130/cdrfb3/record/nctu/#GT070156807 http://hdl.handle.net/11536/125932
顯示於類別：	畢業論文