取樣電路及主從正反器

Abstract

一種取樣電路包含一第一閂鎖、一第二閂鎖以及一訊號轉換偵測器。第一閂鎖設置於一邏輯電路之上游側。第二閂鎖設置於邏輯電路之下游側。第一閂鎖以及第二閂鎖分別依據一參考時脈以及一控制時脈所產生之一觸發時脈切換至彼此狀態相反之一鎖定狀態或一穿透狀態。訊號轉換偵測器用以偵測邏輯電路所輸出之訊號是否錯誤，並輸出相對應之控制時脈。上述之取樣電路可在發生時序錯誤時延遲切換第二閂鎖至鎖定狀態以及切換第一閂鎖至穿透狀態，以正確取樣。