可程式化閘陣列之高效率多埠演算法記憶體設計

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	黃琨驊	zh_TW
dc.contributor.author	賴伯承	zh_TW
dc.contributor.author	Huang, Kun-Hua	en_US
dc.contributor.author	Lai, Bo-Cheng	en_US
dc.date.accessioned	2018-01-24T07:37:51Z	-
dc.date.available	2018-01-24T07:37:51Z	-
dc.date.issued	2016	en_US
dc.identifier.uri	http://etd.lib.nctu.edu.tw/cdrfb3/record/nctu/#GT070350280	en_US
dc.identifier.uri	http://hdl.handle.net/11536/139281	-
dc.language.iso	en_US	en_US
dc.subject	演算法記憶體	zh_TW
dc.subject	可程式化閘陣列	zh_TW
dc.subject	多埠記憶體	zh_TW
dc.subject	高效能	zh_TW
dc.subject	可重組記憶體	zh_TW
dc.subject	Algorithmic memory	en_US
dc.subject	FPGA	en_US
dc.subject	multi-ported memory	en_US
dc.subject	performance	en_US
dc.subject	BRAMs	en_US
dc.title	可程式化閘陣列之高效率多埠演算法記憶體設計	zh_TW
dc.title	Efficient Designs of Algorithmic Multi-ported Memory on FPGA	en_US
dc.type	Thesis	en_US
dc.contributor.department	電子工程學系電子研究所	zh_TW
顯示於類別：	畢業論文