1. 目前位置：

完整後設資料紀錄
DC 欄位值語言
dc.contributor.author陳奕安en_US
dc.contributor.authorChen Yi Anen_US
dc.contributor.author王聖智en_US
dc.contributor.authorWang, Sheng-Jyhen_US
dc.date.accessioned2014-12-12T01:13:52Z-
dc.date.available2014-12-12T01:13:52Z-
dc.date.issued2008en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#GT009511608en_US
dc.identifier.urihttp://hdl.handle.net/11536/38135-
dc.description.abstract本論文中，我們針對了H264/AVC的影像壓縮規格，實現了一個即時影像傳輸系統。包含影像接收-壓縮-網路傳送端，以及網路接收-解壓縮-播放端，在一端送出經過H.264/AVC編碼技術壓縮過的資料，經過網際網路傳輸後可以被另一端收到並進行解碼。我們使用了多線程緒的執行方式，來達成此即時系統。針對DM642數位處理晶片，我們提出平行化的方法，並且也對具有多顆數位訊號處理晶片的MEX系統做平行化的處理。zh_TW
dc.description.abstractIn this thesis, we implement an H.264/AVC based real-time video communication system. The two ends of this system include video capturing/encoding/network-transmission and network-reception/ decoding/video-display. The H.264/AVC encoded data transmit from one end to the other end. The whole procedure is implemented in terms of multiple threads. To speed up the coding process, the optimization and parallelization of the DSP codes are performed with respect to the DM642 DSP chip and the multi-DSP board, MEX.en_US
dc.language.isoen_USen_US
dc.subjectH.264/AVC影像壓縮zh_TW
dc.subject數位訊號處理晶片zh_TW
dc.subject數位訊號處理晶片板zh_TW
dc.subject平行化zh_TW
dc.subject最佳化zh_TW
dc.subject德州儀器數位訊號處理晶片zh_TW
dc.subject參考架構5zh_TW
dc.subjectH.264/AVCen_US
dc.subjectDM642en_US
dc.subjectMEXen_US
dc.subjectParallelizationen_US
dc.subjectOptimizationen_US
dc.subjectTI DSPen_US
dc.subjectReference framework 5en_US
dc.titleH.264/AVC影像編碼系統在TI DSP系統平台上之實現與加速zh_TW
dc.titleAcceleration and Implementation of H.264/AVC Based Visual Communication System on TI DSP Platformen_US
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
顯示於類別：畢業論文


文件中的檔案：

  1. 160801.pdf

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。

相關內容
Loading...