REDUNDANCY DESIGN FOR A FAULT TOLERANT SYSTOLIC ARRAY

標題:	REDUNDANCY DESIGN FOR A FAULT TOLERANT SYSTOLIC ARRAY
作者:	WANG, JJ JEN, CW 交大名義發表電控工程研究所 National Chiao Tung University Institute of Electrical and Control Engineering
公開日期:	1-五月-1990
URI:	http://hdl.handle.net/11536/4117
ISSN:	0143-7062
期刊:	IEE PROCEEDINGS-E COMPUTERS AND DIGITAL TECHNIQUES
Volume:	137
Issue:	3
起始頁:	218
結束頁:	226
顯示於類別：	期刊論文

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。