系統層級靜電放電測試下之積體電路暫態觸發閂鎖效應

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	許勝福	en_US
dc.contributor.author	Sheng-Fu Hsu	en_US
dc.contributor.author	柯明道	en_US
dc.date.accessioned	2014-12-12T01:37:39Z	-
dc.date.available	2014-12-12T01:37:39Z	-
dc.date.issued	2005	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#GT009111811	en_US
dc.identifier.uri	http://hdl.handle.net/11536/44368	-
dc.description.abstract	本論文將針對由系統層級靜電放電測試所引發的暫態觸發閂鎖效應進行研究分析。主要的研究方向包括：(1)了解造成此暫態觸發閂鎖效應的物理機制，(2)發展相關的元件層級(Component-Level)實驗設置，(3)評估各種面板層級(Board-Level)雜訊濾波器對抑制暫態觸發閂鎖效應的效用，以及(4)暫態觸發閂鎖效應相對於積體電路電源腳位上雜訊電壓之阻尼頻率(Damping Frequency)及阻尼因子(Damping Factor)的關係。除了上述有關暫態觸發閂鎖效應的研究主題外，由於高電壓(High Voltage, HV)互補式金氧半場效電晶體製程中的閂鎖效應一直以來受到工業界所重視。因此本論文也將針對高電壓互補式金氧半場效電晶體製程，研究各種不同的高壓元件結構對閂鎖效應敏感度的影響。	zh_TW
dc.language.iso	en_US	en_US
dc.subject	閂鎖效應	zh_TW
dc.subject	系統層級靜電放電	zh_TW
dc.subject	Latchup	en_US
dc.subject	System-Level ESD Test	en_US
dc.title	系統層級靜電放電測試下之積體電路暫態觸發閂鎖效應	zh_TW
dc.title	TRANSIENT-INDUCED LATCHUP IN CMOS INTEGRATED CIRCUITS UNDER SYSTEM-LEVEL ESD TEST	en_US
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
顯示於類別：	畢業論文

文件中的檔案：

181101.pdf

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。