標題: | SIMULATABLE TIMING MODEL FOR MOS LOGIC-CIRCUIT |
作者: | JOU, SJ SHEN, WZ JEN, CW LEE, CL 交大名義發表 電控工程研究所 National Chiao Tung University Institute of Electrical and Control Engineering |
公開日期: | 1-十二月-1987 |
URI: | http://hdl.handle.net/11536/4596 |
ISSN: | 0956-3768 |
期刊: | IEE PROCEEDINGS-G CIRCUITS DEVICES AND SYSTEMS |
Volume: | 134 |
Issue: | 6 |
起始頁: | 276 |
結束頁: | 283 |
顯示於類別: | 期刊論文 |