應用於正交多頻通訊系統之具成本效益傅立葉轉換處理器設計

Abstract

隨著通訊及訊號處理技術的快速進步，以OFDM調變技術為主的傳輸系統越來越普遍。一些有線的傳輸系統如非對稱式數位用戶端迴路系統(ADSL)和高速數位用戶端迴路系統(VDSL)，及無線的傳輸系統如數位廣播系統(DAB)、數位視訊地面廣播系統(DVB-T)和IEEE 802.11a/g等系統，皆是以OFDM技術為傳輸標準。這些屬於正交分頻多工的通訊系統皆需用FFT/IFFT來實現，所以如何設計一個高效率低成本的快速(反)傅立葉轉換(FFT/IFFT)處理器一直是受注意的問題。 由於迫切的傳輸寬頻需求，先進的OFDMA寬頻無線系統(如IEEE 802.16a)皆採取多點數之FFT/IFFT轉換，使得硬體面積也隨著點數而遞增。目前在無線及有線傳輸系統上，OFDM技術已廣泛地被應用，然而，這些系統平台上所需運算的FFT/IFFT點數不盡相同，所以若能設計一套可變長度的多模FFT/IFFT處理器，其OFDM技術的應用將會更有彈性。 本論文將實現一個以memory-based架構為基礎的多模式可變長度之RFFT(Real valued FFT)/HS-IFFT(Hermitian Symmetric IFFT )處理器。此架構把RFFT和HS-IFFT實現於同一平台上，且由於memory-based架構最少只需一個butterfly運算器即可完成全部轉換的butterfly運算，故我們可以實現一個具成本效益的處理器。更進一步地，我們藉由位址產生器的設計，使得處理器具有可變長度的功能。對於FFT轉換序列為實數序列或IFFT轉換序列為Hermitian Symmetric序列，則此處理器有更有效率的處理方式。最後，為了在不增加字元長度的狀況下改善fixed point的精確度問題，使用了block scaling的方式來改善精確度。

In this thesis, we implement a multi-mode variable length RFFT(Real-value FFT)/HS-IFFT(Hermitian Symmetric IFFT) processor which based on memory-based architecture. Because there is only one butterfly process element in our hardware design, the architecture is area-efficient. By designing the address generators, the processor has the variable length character. This architecture has efficient computation for real-value FFT and Hermitian Symmetric IFFT. In order to improve the fixed point precision without increasing the word length, block scaling method is used.