針對已出線信號之排線規劃器

Abstract

隨著數位電路設計以及製程的蓬勃發展，逐年增加的信號數量並不僅止於晶片系統的內部，各個系統之間的信號傳輸也多於以往，這劇烈的增加了封裝以及印刷電路板上的設計難度並導致傳統的手動設計成為瓶頸。設計師們在印刷電路板繞線問題上所遭遇的困難和晶片上相當得不同，在晶片設計中自動繞線器的挑 戰主要在於總體的線長以及設計面積，另一方面，電路板設計者則需要考量排線信號之間的偏移以保障系統的可靠度。有鑒於這項事實，這篇論文旨在提供一個自動化演算法以有效率得協助電路板設計者完成排線的繞線。 由於近年來這項議題逐漸被重視，近年也有不少相關的自動化作品被提出，雖然都能夠在繞線時維持排線之間線長的匹配以達到控制偏移的效果，然而多數抑或問題在定義上仍然不夠實際又或只能施行於特定的繞線模式，這些限制導致他們難以被實際應用於真實的設計。 本文中考慮到在實務設計上覆晶(flip-chip)脫逸繞線(escape routing)及封裝的設計往往和電路板同步進行，這樣的情況下信號的腳位無法由電路板設計者自行決定而必須經由所有設計團隊的討論所獲得，我們的演算法能夠依照給定的固定腳位完成排線設計。藉著避免使用常見的最短路徑演算法，在能夠完成繞線之餘我們的結果亦保留了相對完整的區塊，以供設計者之後自由運用。

Though the routing for high speed boards stays still a manual task by now, people have realized the necessity of its automation in recent years. Generally, such routing problems are classified into two stages: escaping route and PCB area routing. Plenty of works focusing on the former have been published, while the latter, a quite practical problem, is not yet well addressed. Sometimes, the packages/components vendors have to start their design without the specifications of board designers, and the boundary pins are therefore fixed or advised to follow. This truth make previous works in escape routing can barely used in practice. We will describe this inflexible boundary pin escaping problem in this work, and propose an improved approach over one recent research.