為提供VLSI系統設計而設計建立之PLA 簡化器及產生器

Abstract

由於ＰＬＡ線路在ＶＬＳＩ系統之設計上有很多的優點，因此在本篇論文中將設計與 建立一套用來輔助設計ＰＬＡ線路的系統：ＰＬＡＭＧ。ＰＬＡＭＧ大致分成四個部 分（一）布林函數前處理器：使用者可以很方便的以布林方程式來描述邏輯線路。（ 二）積項（PRODUCT TERM）簡化器：簡化ＰＬＡ之積項，使得ＰＬＡ的面積能夠減小 ，（三）行折疊（COLUMN FOLDING）器：分別對ＰＬＡ的輸入變數與輸出變數做行折 疊以減少ＰＬＡ的面積。（四）ＰＬＡ產生器：把化簡後的ＰＬＡ線路發生ＣＩＦ檔 案以供佈線（LAYOUT）使用。 目ＰＬＡＭＧ前已建於交大ＶＡＸ－１１╱７８０ＵＮＩＸ作業系統下，它不但能提 供學校ＶＬＳＩ內課程教學研究的工具，亦可以供給電子工業設計發展使用，是一個 很方便的計算機輔助設計工具。