標題: 為提供VLSI系統設計而設計建立之PLA 簡化器及產生器
作者: 李永立
Li, Yong-Li
陳正
CHEN, ZHENG
資訊科學與工程研究所
關鍵字: VLSI系統;產生器;大型記憶積體電路;布林函數;積項簡化器;行折疊器;CIF 檔案;電腦;資訊科學;VLSI;PLAMG;COLUMN-FOLDING;COMPUTER;INFORMATION
公開日期: 1982
摘要: 由於PLA線路在VLSI系統之設計上有很多的優點,因此在本篇論文中將設計與 建立一套用來輔助設計PLA線路的系統:PLAMG。PLAMG大致分成四個部 分(一)布林函數前處理器:使用者可以很方便的以布林方程式來描述邏輯線路。( 二)積項(PRODUCT TERM)簡化器:簡化PLA之積項,使得PLA的面積能夠減小  ,(三)行折疊(COLUMN FOLDING)器:分別對PLA的輸入變數與輸出變數做行折 疊以減少PLA的面積。(四)PLA產生器:把化簡後的PLA線路發生CIF檔 案以供佈線(LAYOUT)使用。 目PLAMG前已建於交大VAX-11╱780UNIX作業系統下,它不但能提 供學校VLSI內課程教學研究的工具,亦可以供給電子工業設計發展使用,是一個 很方便的計算機輔助設計工具。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT714241002
http://hdl.handle.net/11536/51690
Appears in Collections:Thesis