一個超大型積體電路硬體描述語言的設計與製作

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	洪堯日	en_US
dc.contributor.author	HONG, YAO-RI	en_US
dc.contributor.author	陳正	en_US
dc.contributor.author	CHEN, ZHENG	en_US
dc.date.accessioned	2014-12-12T02:02:57Z	-
dc.date.available	2014-12-12T02:02:57Z	-
dc.date.issued	1984	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#NT732241004	en_US
dc.identifier.uri	http://hdl.handle.net/11536/51951	-
dc.description.abstract	在這篇論文裡，我們提出一個描述數位超大型積體電路的硬體語言。很多硬體上的特性，如非同步、並行、管線和時序等，可在我們提出的硬體語言描述。在我們提出的硬體描述語言，設計者可以由上至下的方式，將一個系統分成很多彼此連接的副系統。我們設計和發展了一個有效率的功能層次模擬器和多層次的證實。同時，我們也設計了一個邏輯轉換，可將使用者所描述的系統，轉換成邏輯式子和時態變，化這些可供給未來作為邏輯綜合。	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	超大型積體電路	zh_TW
dc.subject	硬體語言	zh_TW
dc.subject	非同步	zh_TW
dc.subject	並行	zh_TW
dc.subject	管線	zh_TW
dc.subject	時序	zh_TW
dc.subject	功能層次模擬器	zh_TW
dc.title	一個超大型積體電路硬體描述語言的設計與製作	zh_TW
dc.type	Thesis	en_US
dc.contributor.department	資訊科學與工程研究所	zh_TW
顯示於類別：	畢業論文