新電性元件隔離技術及其在超大型積體電路製程中的應用

Abstract

本文提出一種更可靠的無鳥喙(Bird's Baea) 全陷式(Full Recessed) 場氧化層的電 性隔離技術。這種新技術能有效地減低傳統選擇氧化(LOCOS) 技術中所存在的窄通道 效應(Narrow Channel width Effect) 。新氮化矽隔離結構技巧地運用在新技術中， 包含兩次場氧化與氮化矽週邊保護。 于文最大的特色是使用一層薄的氮化氧化矽 (Nitridized oxide) 當氮化矽的墊層， 促使場氧化時氮化矽所產生的應力大量降低以達到縮小鳥喙長度的目的，這是由於氮 化可以增進表面封閉能力(Nitridation-Enhancement Interface Sealing Ability) 此新技術的複雜度與選擇氧化隔離技術相近，不需增加任何光罩步驟。同時本文也提 供了電子顯微鏡(SEM) 所拍攝的剖面圖及使用新隔離技術所製造的金氧半場效電晶體 (MOSFET) 的重要電氣特性，如電導能力(Transconductance) ，K-因素(K-Factor)， 和起始電壓(Threshold Voltage) 。比較新隔離技術與傳統隔離技術參數間的差異， 可很明顯地看出新隔離技術的優點，而證實新隔離技術對超大型積體電路的製造將有 莫大幫助。