一個具有增加性的階層式設計規則檢驗器

Abstract

本論文旨在對所謂的〞一個具有增加性的規則檢驗器〞的演算法，實現過程及性能的 評估作詳細介紹。此規則檢驗器主要由”解析器”、〞規則編譯器〞、〞控制器〞和 〞編輯子系統〞所組成。解析器是用來檢查一套描述佈置圖幾何形狀的語言的語義及 文意，編譯器則用來翻譯原始的規則，使得規則可以用指令來描述。控制器的功能則 徹底檢查每一個佈置圖幾何圖形與幾何圖形之間的關係。控制器通用於各種不同的積 體電路技術控制器的輪出是所有違背幾何設計規則的座標。編輯子系統使用於積體電 路的修改，避免重覆檢查整個電路，而只要檢查已修改的鄰近部份即可。由於資料庫 和過濾技術的使用，加上利用描述佈置圖形語言的階層性和規則性，控制器及編輯子 系統能夠避免重覆的檢查，也可減少虛偽的錯鋘的產生，進而節省電腦的使用時間， 以及記憶體的容量。