標題: | 用以設計與驗證韻律陣列之一種數學表示法 |
作者: | 袁思 YUAN, SI 蔡中川 CAI, ZHONG-CHUAN 資訊科學與工程研究所 |
關鍵字: | 韻律陣列;數學表示法;平行處理;序列生成函數;韻律流;數學式子;GENERATING-FUNCTION;SYSTOLIC-FLOW |
公開日期: | 1986 |
摘要: | 大家都知道要描述一個有關平行處理的陣列並不是一件很容易的事情。為了要解決這 個問題,在這篇論文中,我們提出一套完整的數學符號來描述它。我們所用的數學式 子是序列生成函數(Generating Function )。使用生成函數,我們可以描述出任何 時間某一資料流的移動路徑及速度。幾個生成函數合在一起可形成一韻律流(Systo- lic Flow),此韻律流可描述一韻律陣列內資料流動的情形。除此以外,一個韻律陣 列的設計或驗證也可藉著生成函數或韻律流的運算而完成。 |
URI: | http://140.113.39.130/cdrfb3/record/nctu/#NT752241024 http://hdl.handle.net/11536/52841 |
顯示於類別: | 畢業論文 |