Full metadata record
DC FieldValueLanguage
dc.contributor.author謝燕村en_US
dc.contributor.authorXIE, YAN-CUNen_US
dc.contributor.author劉振漢en_US
dc.contributor.authorLIU, ZHEN-HANen_US
dc.date.accessioned2014-12-12T02:04:21Z-
dc.date.available2014-12-12T02:04:21Z-
dc.date.issued1986en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT752241043en_US
dc.identifier.urihttp://hdl.handle.net/11536/52862-
dc.description.abstract本文係於諸多前人研究中,尋找一套可為參考的演算法,並完成一套軟體程式一設計 積體電路時的自動繞線系統。由於這套程式的實用性,所以我們取名為PAIR(Pract- ical Automative IC Routing System )。 和其他繞線系統相同的,PAIR在運作時也分成兩個執行階段,並一口氣完成:整體繞 線及細部繞線。在兩個繞線階段中,本文提出了兩個演算法,分別是整體繞線階段的 橫條綱目法及細部繞線階段的組合法。 橫條綱目整體繞線法,有幾近於最佳樹形路徑的結果,所耗的時間,正比於E 的平方 乘以LOG (E )。而組合細部繞線法,由於加上”最長圖形路徑長度”和”狗腿型折 線”的考慮,所得的細部繞線結果,遠比原始的”LEFTEDGE”為佳。 從以上兩項演算法出發,到一個可以工作的輔助設計系統,存在著許多的困難。我們 非止於紙上提出演算法,還將困難一一克服,作成一個工作的系統,也從其過程中得 到許多心得。 比起徒手在繪圖系統上作積體電路的繞線,PAIR這個系統不但減少晶片所佔的面積, 而且省下可觀的設計時間。對於積體電路設計的自動化,我們相信有其幫助。zh_TW
dc.language.isozh_TWen_US
dc.subject積體電路zh_TW
dc.subject自動繞線系統zh_TW
dc.subject總體繞線zh_TW
dc.subject細部繞線zh_TW
dc.subject橫條綱目法zh_TW
dc.subject組合法zh_TW
dc.subject演算法zh_TW
dc.subjectPAIRen_US
dc.title實用性積體電路自動繞線系統zh_TW
dc.typeThesisen_US
dc.contributor.department資訊科學與工程研究所zh_TW
Appears in Collections:Thesis