實用性積體電路自動繞線系統

Abstract

本文係於諸多前人研究中，尋找一套可為參考的演算法，並完成一套軟體程式一設計 積體電路時的自動繞線系統。由於這套程式的實用性，所以我們取名為PAIR（Pract- ical Automative IC Routing System ）。 和其他繞線系統相同的，PAIR在運作時也分成兩個執行階段，並一口氣完成：整體繞 線及細部繞線。在兩個繞線階段中，本文提出了兩個演算法，分別是整體繞線階段的 橫條綱目法及細部繞線階段的組合法。 橫條綱目整體繞線法，有幾近於最佳樹形路徑的結果，所耗的時間，正比於E 的平方 乘以LOG （E ）。而組合細部繞線法，由於加上”最長圖形路徑長度”和”狗腿型折 線”的考慮，所得的細部繞線結果，遠比原始的”LEFTEDGE”為佳。 從以上兩項演算法出發，到一個可以工作的輔助設計系統，存在著許多的困難。我們 非止於紙上提出演算法，還將困難一一克服，作成一個工作的系統，也從其過程中得 到許多心得。 比起徒手在繪圖系統上作積體電路的繞線，PAIR這個系統不但減少晶片所佔的面積， 而且省下可觀的設計時間。對於積體電路設計的自動化，我們相信有其幫助。