標題: | VLSI 陣列編譯器之設計與實現 |
作者: | 黃柏川 HUANG, BO-CHUAN 任建葳 REN, JIAN-WEI 電子研究所 |
關鍵字: | VLSI陣列;編譯器;平行性;計算法運算程式;投影;陣列處理器;ACSFT |
公開日期: | 1986 |
摘要: | 本論文裡,我們介紹了一個設計VLSI陣邛處理器的完整方法,這個方法是一個三步驟 的設計過程。在第一個步驟中,將計算法適當整理使平行性顯現出來。在第二步驟中 我們採用了兩種方式,作計算法運算程式的訂定。在第三個步驟中,我們利用投影的 方式,將陣列處理器的結構找出來。除此之外,設計評量與一些改進設計的方式也在 本文中詳細探討。最後我們並將這一套方法寫成一套電腦輔助設計程式,叫做ACSFT 。它可以在VAX 11/780•UNIX系統下執行。 |
URI: | http://140.113.39.130/cdrfb3/record/nctu/#NT752430016 http://hdl.handle.net/11536/52915 |
Appears in Collections: | Thesis |