一個靜態互補式金氧半導體函數單元自動佈局產生器

Abstract

本篇論文將介紹一個靜態互補式金氧半導體函數單元產生器系統 ( SCMOS_FCG )此系 統是以 CMOS 電晶體將組合邏輯函數製作在一矩形的單元上，SCMOS_FCG 所製作產生 的函數單元在速度和佈局方面都具有高的品質，對傳統的自動化設計系統而言，CMOS 函數單元在作為一個基本建構單元方面是相當有用，因此 SCMOS_FCG可以併入矽編譯 器整體環境內作為低層基本建構單元產生器。 利用函數單元型式將 CMOS 電路自動最佳化佈局的問題，可以圖形學上的理論描述出 來，在 SCMOS_FCG中我們使用了數個圖形演算法將一個具有串並聯特性的函數展式轉 換成電晶體線性排列的單元佈局，由實驗結果顯示，SCMOS_FCG 所製作的函數單元較 以往用單一邏輯來製作的單元在佈局面積上有顯著的減少，平均而言，可減少 37 % 的佈局面積，SCMOS_FCG 已在 VAX_11/780 UNIX作業系統上用C 語言製作完成。