電流比值邏輯

Abstract

本論文提出一種新的邏輯結構，它是用二極體來取代傳統電流模式邏輯（Current R- atio Logic）的負載電阻，使其工作於電流比值的邏輯位準上。此不同於傳統的電壓 位準，故名電流比值邏輯（Current Ratio Logic ）。 在本論文中，說明了電流比值邏輯的基本原理，並且使用SPICE 程式，模擬比較電流 比值邏輯與電流模式邏輯的異同。分別就速度、扇出能力及雜訊邊限等各方電的特性 ，比較分析模擬後的結果。 在相同的製程技術下，電流比值邏輯比電流模式邏輯約快２０％，扇出能力改善約５ ∼１０倍，同時在D 型起伏器中的設定時間，比原來快了４倍左右。凡此種種，顯示 其本的邏輯性能，改善了許多。但因其增益不足為１，經過幾級串接後，必須加一級 增益級，以恢復被衰減的電流比值，同時維護它的雜訊邊限能力。 本研究使用雙載子互補金氧半導體Bi-CMOS ）製程，射極尺寸為１．５μm×４μm的 技術。一起把電流比值邏輯及電流模式邏輯做在同一個晶片上，做為比較驗證之用。