完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 謝武聰 | en_US |
dc.contributor.author | XIE, WU-CONG | en_US |
dc.contributor.author | 鄭晃忠 | en_US |
dc.contributor.author | 吳慶源 | en_US |
dc.contributor.author | ZHEN, HUANG-ZHONG | en_US |
dc.contributor.author | WU, GING-YUAN | en_US |
dc.date.accessioned | 2014-12-12T02:05:05Z | - |
dc.date.available | 2014-12-12T02:05:05Z | - |
dc.date.issued | 1987 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT762430052 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/53439 | - |
dc.description.abstract | 薄膜電晶體已經被製造在不同厚度之低壓化學氣相沉積的複晶矽薄膜上,ID對VG轉換 曲線和ID對VD輸出特性被測量,開電流,關電流和開╱關流比亦被定義,能位障礙高 度,場效移動度,陷阱密度和臨界電壓均被粹取出來。隨著主動複晶矽厚度的降低, 離子佈植能量跟降低以提升元件特性。可以發現到主動複晶矽的厚度降低,並不會使 得元件的一些參數變差,像能位障礙高度,場效移動度,陷阱密度和臨界電壓都跟複 晶矽的厚度無多大的關係。然而當主動複晶矽的厚降低,可以得到更低的關電流,因 而提高開╱關的電流比,而且用較薄的複晶矽膜做成之薄膜電晶體有更好的輸出特出 。此外,陷阱密度值非常的高導致被做成的薄膜電晶體有很大的臨界電壓。 本論文,對於在薄膜電晶體中,複晶矽的厚度對元件特性的影響有很詳盡的探討。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 複晶矽 | zh_TW |
dc.subject | 薄膜電晶體 | zh_TW |
dc.subject | 電性 | zh_TW |
dc.subject | 離子佈值能量 | zh_TW |
dc.subject | 臨界電壓 | zh_TW |
dc.subject | ID | en_US |
dc.subject | VG | en_US |
dc.subject | VD | en_US |
dc.title | 複晶矽之厚度對薄膜電晶體電性之影響 | zh_TW |
dc.type | Thesis | en_US |
dc.contributor.department | 電子研究所 | zh_TW |
顯示於類別: | 畢業論文 |