Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 鍾宜殷 | en_US |
dc.contributor.author | ZHONG, YI-YIN | en_US |
dc.contributor.author | 吳重雨 | en_US |
dc.contributor.author | WU, CHONG-YU | en_US |
dc.date.accessioned | 2014-12-12T02:05:44Z | - |
dc.date.available | 2014-12-12T02:05:44Z | - |
dc.date.issued | 1988 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT772430020 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/53884 | - |
dc.description.abstract | 在現代超大型積體電路通訊系統中,類比數位界面之大量需要,發展一種速度快、面 積小的類比數位轉換技巧便成為一個重要的課題。特別是當處理之信號提昇至視頻範 圍之應用時,快速的類比數位轉換方式更值得投注更多的心力。在設計高速度之類比 數位轉換系統時,其速度、功率消耗、面積等因素彼此間之協調成了設計師之設計電 路時的一大挑戰。 在此篇論文中,為了符合上述之需要,提出了一個全差動式脈管的類比數位轉換器。 它包含有運算放大器、比較器、鎖定器、編碼器、電阻式網路和一個數位修正邏輯。 他們都經過深入分析、設計,目前正在製造當中。 此轉換器所需之運算放大器須有較大之頻寬而可用於一高速轉換頻率之取樣並保留架 構中。比較器是個新的設計,它可在短時間內同時比較二組差動式的輸入,亦即它有 四個輸入。它較傳統之比較器,少了一個取樣電容而使比較之速度得以增快至少二倍 。在脈管式設計中,每一級的誤差均可能嚴重的影響下一級的準確性。為了消除這些 誤差,本文提出一個數位邏輯修正器,可以有效的防止錯誤產生。 此研究利用SPICE模擬電路特性和驗證其工作原理。此全差動式脈管類比數位轉 換器之模擬結果,其解析度為九位元,而其轉換速率為5百萬赫茲,總共使用四級完 成此結果。 所有的實驗性電路均使用3•5微米互補式金氧半製程技術加以設計製造成測量晶片 。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 類比數位轉換器 | zh_TW |
dc.subject | 轉換器 | zh_TW |
dc.subject | 超大型積體電路 | zh_TW |
dc.subject | 積體電路 | zh_TW |
dc.subject | 通訊系統 | zh_TW |
dc.subject | 互補式金氧半 | zh_TW |
dc.subject | SUPER-MICROCIRCUIT | en_US |
dc.subject | MICROCIRCUIT | en_US |
dc.subject | COMMUNICATIONAL-SYSTEM | en_US |
dc.title | 互補式金氧羊全差動式脈管類比數位轉換器 | zh_TW |
dc.type | Thesis | en_US |
dc.contributor.department | 電子研究所 | zh_TW |
Appears in Collections: | Thesis |