同步時序電路之故障模擬器

Abstract

隨著半導體技術的日益進步，積體電路的密度愈作愈高，測試問題也益形重要與困難 故障模擬正是超大型積體電路之自動測試中很重要的一環。經由故障模擬，吾人可以 察知測試圖樣所能偵察到的故障數目的多寡，進而決定此圖樣是否有效。在自動產生 測試圖樣的過程中，這一點是相當重要的。先前對於故障模擬之研究，多集中於組合 電路的應用，本論文則針對同步時序電路，實際建構一故障模擬器，並分析其特性。 在諸多組合電路的故障模擬法中，一個很重要的觀念是：將一些有共同傳遞行為的故 障集合起來，當成一個單元處理。如此，則所要處理的元素數目滅少了，模擬的速度 也就可以加快。這種集合的方式，可以是靜態的，也就是只與電路相關，而與測試圖 樣無涉；也可以是動態的，隨測試圖樣的不同，利用各故障間局部的共同傳遞特性， 也能組合成不同的單元。吾人稱此種集合方式為故障群集法。然而，在序向電路中， 因為信號的傳遞與測試圖樣的順序有一定的關係，所以，組合電路中所利用的靜態故 障群集法並不適用，純粹的動態故障群集法也是不經濟的。本論文的主旨乃在構思一 故障群隻法，在靜態故障群集法中，加以動態群集的方式，使之能應用於同步時序電 路。 本論文分別就加入故障群集法的模擬器與未加入者之架構與施行方法作一說明，也比 較了實驗結果，並未顯示出加入故障群集法的好處，吾人也就其可能的原因加以分析 探討。