兩種次微米超大型積體電路中的元件隔離法之比較

Abstract

當積體電路進入次微米的領域之後，在場氧化層及電性區之間的鳥嘴長度就成了決定 性的因素。為了解決這個問題，在此之前有許多新的製程被提出，並驗證它們是很有 潛力的。 坦入型選擇複晶矽氧化法（bscpox）是我們所提出的第一種方法，這種方法的特點是 在傳統的選擇性氧化法（Locos） 的墊氧化層及氮化矽中間，插入一層複晶矽。利用 埋入型選擇複晶矽氧化法所長出來的鳥嘴長度將會受到氮化矽、複晶矽及墊氧化層厚 度的影響。在本實驗中，鳥嘴率（鳥嘴長度除以場氧化層厚度）將被減少至１╱２甚 至更小。而在另一方面，由應力引發的缺陷所導致接合漏電流（PIN junction leak- age） 也被拿來和傳統的選擇性氧化法做比較，結果前者優於後者。此外，許多的元 件參數也拿來在兩者之間做比較，如閘氧化崩潰電壓、場崩潰電壓、次臨界特性及窄 寬度效應。由實驗的結果證明，埋入型選擇複晶矽氧化法的隔絕能力相當優秀。 我們提出的第二種方法是壓抑式選擇性氧化法（SLOCOS）。此法將原先選擇性性氧化 法的墊氧化層換成氮氧化矽，這層氮氧化矽不但對氧化物有很強的阻抗力，而且能夠 緩衝氮化矽所產生的拉伸應力。我們用低溫氣相沈積法（LPCVD） 來長氮氧化矽，所 通入的氣體為N O、NH 及SiH Cl ，溫度為攝氏８２０℃。 我們調整N O及NH 的流量 比率，以得到我們所需要的折射係數。經過實驗的驗證，發現壓抑式選擇性氧化法， 不論在鳥嘴長度及漏電流方面都具有此傳統的選擇性氧化法更佳的特性。我們肯定壓 抑式選擇性氧化法有足夠的潛力進入次微米的領域。 在本文最後，對埋入型選擇複晶矽氧化法及壓抑式選擇氧化法做了結論，並在附錄中 做了選擇性氧化法的模擬及探討N O 中水氧的影響。