Viterbi解碼器之快速演算法及結構設計

Abstract

Viterbi 演算法(Viterbi Algorithm) 乃一應用極為廣泛之解碼方式，該演算法已證 明是最佳近似解碼之演算法，然因為該演算法本身具有之動態特性，使得Viterbi 解 碼器硬體設計受到一些限制，這些限制不僅影響解碼的速度並且可能減低解碼的功能 ，為了因應影像處理和數位通訊應用上之需要，本篇論文旨在於研究並且設計和完成 一個快速和功能良好的解碼電路。首先，針對該演算法之平行處理特性加以強化，比 較複雜的數學運算可導入管道式處理以減少運算時間因而速度可以增加。另一方面， 經由陣列方式設計的架構，硬體設計將容易完成且適合超大型積體電路製造。 基本上此演算法可視為於類樹圖形中尋找出一條最短路徑之最佳近似演算法。為了求 得最短路徑，此演算法必須反覆計算路徑米制並決定出殘存路徑資料，另外尚需要特 殊的路徑資料更新設計以確保正確之路徑被保存，如此才可以解得最佳近似之解碼。 於本篇論文中，我們提出兩種解碼系統及其結構。根據簡單的軟體模擬程式對兩種解 碼系統的功能加以估測再比較結果吾人發現其中一種稱為基元矩陣(cell Matrix) 路 徑更新的解碼方式其解碼功能較另一種路徑後退搜尋(Back Trace)的解碼方式好，因 而我們選擇基元矩陣解碼結構做硬體製作。 最後，藉著計算機輔助工具的幫助一(4, 1, 6) Viterbi 解碼器得以完成。