利用波形鬆弛法於超大型積體電氌的平行模擬

Abstract

由於傳統的電路模擬器受限於模擬速度的緩慢和對記體容量的要求所以僅適用於數百 顆電晶體電路的分析。為因應超大型積體電路分析的求，我們利用波形鬆弛法技巧發 展了一套新的時序模擬器，它具有作準確的暫態分析和可模擬大電路以及增進模擬速 度三方面的能力，在本模擬程式中我們以直接的矩陣法來解子電路以克服波形鬆弛法 不易收斂的缺點。我們的程式可允許浮接電容以模擬交連緊密的電路而且保有準確性 ，此外，還運用靜止子電路模式來有效的偵測波形中稱為潛(Lantency)的特質以降低 模擬的時間。這靜止電路模式最主要的優戰是在解子電路時，依舊可計算局部截斷誤 差(Local Truncation Error)如此可以確保暫態分析的準確性，而這個模式的缺點是 ，為了重複使用以前所產生的矩陣，需要增加記體容量來儲存這些矩陣。數個 MOS電 路的模擬結果証實本程式的模擬速度較ESPICE快了二到五倍，此外，為了提升模擬速 度，我們在平行電腦(Sequent Multiprocessors System)上亦發展了此一程式，此平 電腦為一緊耦合共用記憶體系統，配合此電腦系統的特色，我們提出動態排隊的策略 來平衡處理器子電路的工作量和減少處理器的閒置時間，以達到較快的模擬速度。本 模擬程式在三個CPU 的平行電腦下的整體模擬速度較其在一個 CPU的系統快兩倍。從 模擬的結果顯示這個模擬程式具有良好的平行度且在平行化的過程中成本很低，因此 適合於應用在平行電腦。