完整後設資料紀錄
DC 欄位語言
dc.contributor.author黃維宏en_US
dc.contributor.authorHUANG, WEI-HONGen_US
dc.contributor.author沈文仁en_US
dc.contributor.authorSHEN, WEN-RENen_US
dc.date.accessioned2014-12-12T02:09:30Z-
dc.date.available2014-12-12T02:09:30Z-
dc.date.issued1991en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT802430067en_US
dc.identifier.urihttp://hdl.handle.net/11536/56103-
dc.description.abstract(2□+1)餘數乘法器在很多應用上都是很重要的運算,例如假亂數之產生、密 碼、Fermat數轉換及餘數系。為了設計方便,我們首先推導出兩種能將(n+1) 位元運算子轉換為n位元運算子的方法,接著我們設計了一新的n位元餘數乘法器 。結合此一乘法器和前面兩種轉換法,我們可以得到兩個適合超大型積體電路製作 的架構,在完成全客戶佈局和模擬後,我們發現新架構只需要較少的面積但卻能有 較高的速度。最後我們在稍許修改電路後,使得此二乘法器很容易測試;經過修改 後,其中一個乘法器為C-可測(C-testable),另一乘法器的測試樣本數則只和n成 線性關係。zh_TW
dc.language.isozh_TWen_US
dc.subject餘數乘法器設計zh_TW
dc.title易測試之(2□+1)餘數乘法器設計zh_TW
dc.titleDesign of easily testable multiplier for modulo (2□+1)en_US
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
顯示於類別:畢業論文